SU1674125A2

SU1674125A2 - Устройство дл распределени заданий процессорам

Info

Publication number: SU1674125A2
Application number: SU894716505A
Authority: SU
Inventors: Юрий Витальевич Прокофьев; Виктор Людвигович Лясковский; Александр Геннадьевич Калинин; Игорь Викторович Пронин
Original assignee: Войсковая часть 03444
Priority date: 1989-07-07
Filing date: 1989-07-07
Publication date: 1991-08-30

Abstract

Изобретение относитс к вычислительной технике и может найти применение в многопроцессорных системах дл распределени за вок между процессорами. Целью изобретени вл етс повышение эффективности обслуживани за вок за счет уменьшени веро тности их потери. В устройство введены элемент ИЛИ - НЕ и элемент И в первый канал каждой группы, а в каждый канал группы - дешифратор. Устройство позвол ет уменьшить веро тность потери за вок, поступающих в вычислительную систему на обслуживание, при ограниченной буферной пам ти в системах обработки данных, а также позвол ет по предложенной дисциплине обслуживать множество потоков за вок. 1 ил.

Description

(Л

С

Изобретение относитс к вычислительной технике и может быть использовано дл организации решени задач в многопроцессорной или многомашинной вычислительной системе, вл етс дополнительным к авт.св. N; 1509891

Цель изобретени - повышение эффек- тивности обслуживани за вок за счет уменьшени веро тности их потери.

На чертеже показано устройство дл распределени заданий процессорам.

Устройство содержит группы 1 каналов, каждый из которых содержит подгруппы 2 каналов, запросные входы 3 устройства, от- ветнп входы 4 устройства, ответные входы 5 устройства критического потока за вок, РЫХОДЫ 6, 7 устройства, реверсивные счетчики 3, элементы ИЛИ 9, 10, триггеры 11, элементы 12 запрета, элемент ИЛИ 13, эле- Мч.нты НЕ 14, элементы ИЛИ-НЕ 15, дешифраторы 16, элемент ИЛИ-НЕ 17, элементы И 18.

Устройство работает следующим образом .

В исходном состо нии все триггеры 11 и счетчики 8 наход тс в нулевом состо нии.

Рассмотрим работу подгруппы каналов предлагаемого устройства на примере подгруппы 2ц (работа остальных подгрупп каналов аналогична).

Пусть в канал подгруппы 2 пришел запрос на обслуживание за вки Этот сигнал поступает с запросного входа 3 на суммирующий вход счетчика 8 канала, увеличива его состо ние на единицу. На выходе элемента ИЛИ 10 канала будет присутствовать высокий потенциал, который, поступа на элемент ИЛИ 13 канала, запрещает обслуживание за вок низших приоритетов до тех пор, пока не будут обслужены за вки дан ноо

4

Ю СЛ

Ю

го типа. Высокий потенциал с выхода элемента ИЛИ 10 канала поступает через элементы НЕ 14 и ИЛИ-НЕ 15, открытый элемент 12 запрета канала устанавливает высокий потенциал на выходе 6 данного канала . При отсутствии запроса на обслуживание более высокого приоритета будет выбран данный канал.

Если во врем обслуживани за вки пришла за вка высшего приоритета, то обслуживание первой за вки прерываетс и обслуживаетс за вка более высокого приоритета .

По окончании обслуживани за вки обслуживающее устройство(процессор) посылает сигнал по входу 4. При этом очередь канала подгруппы 2ц уменьшаетс на единицу .

При поступлении за вки из критического потока импульс поступает по входу 3i на суммирующий вход счетчика 8 и далее через элемент ИЛИ 10 на вход 62 устройства и процессор, закрепленный за данным потоком , обслуживает поступившую за вку.

При этом с выхода переполнени счетчика 8 нулевой потенциал запирает элементы И 18 всех подгрупп соответствующей группы.

При переполнении счетчика 8, соответствующего критическому потоку за вок, импульс с выхода переполнени данного счетчика поступает на первые входы элементов И 18 всех подгрупп соответствующей данному критическому потоку группы. Если при разгрузке критического канала через вычислительное устройство данной подгруппы не будет потери за вок в каналах подгруппы, с выходов соответствующих дешифраторов 16 будут поступать нули на входы соответствующего элемента ИЛИ-НЕ 17, на его выходе будет единичный сигнал, который открывает элемент И 18 соответствующей подгруппы и позвол ет установить триггер 11 подгруппы в единичное состо ние , т.е. разрешает выполнение за вки из критического потока на вычислительном модуле данной подгруппы.

С выхода триггеров 11 сигнал поступает на входы элементов 12 запрета, закрыва

их, а также на выходы 7 устройства. При этом происходит прерывание обслуживани за вок всех подгрупп, а процессоры, закрепленные за данными подгруппами, начинают обслуживать за вки из очереди критического потока, причем выбор за вок из очереди критического потока производитс последовательно. По окончании обслуживани за вки из критического потока процессоры подгрупп посылают импульсы по входам 5 устройства.

Эти импульсы обнул ют соответствую щие триггеры 11 подгрупп, а также, проход

через элемент ИЛИ 9, поступают на реверсивный вход счетчика 8 критического канала , уменьша его содержимое.

Дальнейша работа устройства происходит аналогично.

Если хот бы дл одного из каналов подгруппы данной группы на выходах соответствующего дешифратора 16 будет хот бы одна единица, на выходе элемента ИЛИ-НЕ 17 будет нулевой импульс, запирающий соответствующий элемент И 18 и не разрешающий таким образом выполнение за вки из критического потока на вычислительном модуле данной подгруппы.

Claims

Формула изобретени Устройство дл распределени заданий

процессорам по авт.св.N 1509891. отличающеес тем, что, с целью повышени эффективности обслуживани за вок за счет уменьшени веро тности их потери, оно содержит в первом канале каждой группы каналов элемент И, элемент ИЛИ-НЕ, и в каждом канале группы каналов дешифратор , причем входы дешифратора соединены с выходами счетчика одноименного канала, выходы дешифраторов - с входами элемен0 та ИЛИ-НЕ первого канала соответствующей группы каналов, выход которого соединен с первым входом элемента И первого канала соответствующей группы каналов , второй вход которого соединен с

5 выходом переполнени группы каналов, выход элемента И первого канала соответству- ющей группы каналов соединен с единичным входом триггера первого канала соответствующей группы каналов.