SU1674017A1 - Device for checking dynamic parameters and operation of digital ic - Google Patents
Device for checking dynamic parameters and operation of digital ic Download PDFInfo
- Publication number
- SU1674017A1 SU1674017A1 SU874286554A SU4286554A SU1674017A1 SU 1674017 A1 SU1674017 A1 SU 1674017A1 SU 874286554 A SU874286554 A SU 874286554A SU 4286554 A SU4286554 A SU 4286554A SU 1674017 A1 SU1674017 A1 SU 1674017A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- control
- control input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике. Цель - повышение точности контрол за счет исключени погрешностей, повышение быстродействи устройства за счет его новой организации - достигаетс введением в устройство регистра 15 пам ти, решающего блока 16, блока 17 управл емой задержки. Устройство содержит элемент пам ти, выполненный на триггере 3, элемент 7 задержки, D-триггеры 4 - 6, аналоговый компаратор 1, выполненный на усилителе 2. 1 ил.This invention relates to instrumentation technology. The goal is to increase the accuracy of control by eliminating errors, increasing the speed of the device due to its new organization — it is achieved by introducing into the device a register 15 of memory, a decisive block 16, a block 17 of a controlled delay. The device contains a memory element made on trigger 3, a delay element 7, D-flip-flops 4-6, an analog comparator 1 made on amplifier 2. 1 sludge.
Description
Изобретение относится к контрольноизмерительной технике и может быть использовано в устройствах для функционального контроля больших интегральных схем.The invention relates to measuring technique and can be used in devices for the functional control of large integrated circuits.
Целью изобретения является повышение точности контроля за счет исключения погрешностей, обусловленных неоднородностью каналов устройства-прототипа, по) вышение быстродействия устройства за ι счет его новой организации.The aim of the invention is to increase the accuracy of control by eliminating errors due to the heterogeneity of the channels of the prototype device, to increase the speed of the device due to its new organization.
На чертеже изображена функциональная схема устройства.The drawing shows a functional diagram of the device.
. Устройство содержит аналоговый комi паратор 1, выполненный на усилителе 2, i элемент памяти, выполненный на триггере ! 3, D-триггеры 4-6, элемент 7 задержки, инI формационный вход 8, первый-третий упί равняющие входы 9-1’1 устройства, выход 12 устройства, источник 13 (UOn) опорного ; напряжения, четвертый управляющий вход 14 устройства, регистр 15 памяти, решающий блок 16, блок 17 управляемой ; задержки, пятый управляющий вход 18, с L соответствующими связями.. The device contains an analog comparator 1, made on the amplifier 2, i memory element, made on the trigger! 3, D-triggers 4-6, delay element 7, information input 8, first and third equalizing inputs of the device 9-1'1, output 12 of the device, source 13 (U O n) of the reference; voltage, the fourth control input 14 of the device, the memory register 15, the decision block 16, the block 17 controlled; delays, fifth control input 18, with L corresponding connections.
Блок 17 управляемой задержки предi назначен для задержки тактовых импульi сов, синхронизирующих сигналы эталонной • информации и сигналы разрешения контроля.The controlled delay unit 17 is designed to delay the clock pulses synchronizing the signals of the reference information and the • control enable signals.
Тактовые импульсы поступают через вход 18 устройства на С-входы D-триггеров ' 4,5, через блок 17 управляемой задержки и осуществляют задержку сигналов эталонной информации и сигналов разрешения контроля на выходах D-триггеров 4 и 5 на время, равное задержке блока 17.Clock pulses arrive through the device’s input 18 to the C-inputs of the D-flip-flops' 4,5, through the controlled delay unit 17 and delay the reference information signals and control enable signals at the outputs of the D-flip-flops 4 and 5 for a time equal to the delay of the block 17.
Устройство работает следующим обраi ЗОМ.The device operates as follows.
На информационный вход 8 устройства ’ поступает выходной сигнал с испытуемой микросхемы с заданной частотой контроля. Аналоговый компаратор 1 производит сравнение выходных сигналов микросхемы с логическим уровнем 0 или 1 в зависимости от алгоритма работы устройства. Значение логического уровня задается источником 13 опорного напряжения. На управляющий вход 10 й, следовательно, на D-вход триггера 5 поступает сигнал эталонной информации, на управляющий вход 11 устройства поступает сигнал Разрешение контроля.The information input 8 of the device ’receives the output signal from the tested microcircuit with a given control frequency. Analog comparator 1 compares the output signals of the microcircuit with a logic level of 0 or 1, depending on the algorithm of the device. The value of the logical level is set by the source 13 of the reference voltage. To the control input 10th, therefore, to the D-input of trigger 5 receives a signal of reference information, to the control input 11 of the device receives a signal Resolution of control.
С приходом строб-импульса на управляющий вход 9 устройства и, следовательно, на второй вход триггера в последний записывается информация, присутствующая в данный момент на выходе усилителя 2. С приходом с пятого управляющего входа 18 устройства задержанного блоком 17 управляемой задержки тактового сигнала на выходе триггера 5 устанавливается эталонная информация, а на выходе триггера 6 сигнал Разрешения контроля.With the arrival of a strobe pulse to the control input 9 of the device and, consequently, to the second trigger input, the last information is currently recorded at the output of amplifier 2. With the arrival of the fifth control input 18 of the device delayed by the controlled delay unit 17 of the clock output at the trigger output 5, the reference information is set, and at the output of the trigger 6, the Control enable signal.
С приходом на синхронизирующий вход регистра 15 памяти задержанного элемента 7 задержки строб-импульса информация с входов регистра 15 памяти переписывается на его выходы. Указанная информация поступает на входы решающего блока 16. Если контролируемая информация по своим логическим уровням соответствует заданным значениям ”0 или 1, а также соответствует ожидаемому местонахождению, фиксируемому строб-импульсом, то на выходе решающего блока 16, а следовательно, и на выходе 12 устройства сигнал отсутствует. Это означает, что контролируемая цифровая микросхема функционирует правильно. В противном случае на выходе 12 устройства формируется сигнал несоответствия выходной информации контролируемой микросхемы заданным требованиям, то есть сигнал Брак.With the arrival at the synchronizing input of the register 15 of the memory of the delayed element 7 delay strobe-pulse information from the inputs of the register 15 of the memory is written to its outputs. The specified information goes to the inputs of the decision block 16. If the controlled information according to its logical levels corresponds to the specified values ”0 or 1, and also corresponds to the expected location recorded by the strobe pulse, then the output of the decision block 16, and therefore, the output 12 of the device no signal. This means that the monitored digital microcircuit is functioning properly. Otherwise, at the output 12 of the device, a signal of inconsistency of the output information of the controlled microcircuit with the specified requirements is formed, that is, the Marriage signal.
Устройство может работать в составе аппаратуры контроля микросхем, имеющих двунаправленные выводы. В этом случае вход аналогового компаратора 1 объединяется с выходом входящего в состав указанной аппаратуры канала формирования входных воздействий на контролируемую микросхему. При контроле выходной информации микросхемы выход канала формирования входных воздействий переходит третье состояние, характеризующееся высоким выходным импедансом. Работа устройства при этом описана. При работе канала в режиме задания входных воздействий на микросхему устройство контроля динамических параметров и функционирования блокируется подачей на управляющий вход 11 устройства сигнала Запрет контроля, который через регистр 15 памяти поступает на третий информационный вход решающего блока 16. На выходе 12 устройства при этом присутствует сигнал Годен” вне зависимости от уровня сигналов на его первом и втором информационных входах.The device can operate as part of microchip control equipment with bi-directional outputs. In this case, the input of the analog comparator 1 is combined with the output of the channel forming the input effects on the controlled microcircuit, which is part of the indicated equipment. When monitoring the output information of the microcircuit, the output of the channel for generating the input influences passes the third state, characterized by a high output impedance. The operation of the device is described. When the channel is operating in the mode of setting the input actions to the microcircuit, the dynamic parameters and functioning control device is blocked by supplying a control inhibit signal to the control input 11 of the device, which, through the memory register 15, is supplied to the third information input of the decision block 16. At the same time, the output 12 of the device contains the Good signal ”Regardless of the level of signals at its first and second information inputs.
При контроле динамических параметров значение опорного напряжения аналогового компаратора 1 программируется согласно техническим условиям на микросхему. Функциональный контроль выходных сигналов микросхемы по двум логическим уровням осуществляется поочередно, сначала по уровню 0, а затем по уровню Г.When monitoring dynamic parameters, the value of the reference voltage of the analog comparator 1 is programmed according to the technical specifications for the chip. Functional control of the output signals of the microcircuit at two logical levels is carried out alternately, first at level 0, and then at level G.
Результаты контроля при этом фиксируются внешними средствами обработки информации - результата контроля, которые и делают заключение о годности микросхемы.At the same time, the control results are recorded by external means of information processing - the control result, which make a conclusion about the suitability of the microcircuit.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874286554A SU1674017A1 (en) | 1987-07-20 | 1987-07-20 | Device for checking dynamic parameters and operation of digital ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874286554A SU1674017A1 (en) | 1987-07-20 | 1987-07-20 | Device for checking dynamic parameters and operation of digital ic |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674017A1 true SU1674017A1 (en) | 1991-08-30 |
Family
ID=21320311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874286554A SU1674017A1 (en) | 1987-07-20 | 1987-07-20 | Device for checking dynamic parameters and operation of digital ic |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674017A1 (en) |
-
1987
- 1987-07-20 SU SU874286554A patent/SU1674017A1/en active
Non-Patent Citations (1)
Title |
---|
Ерлашов В.П., Носачев В.М. Система контрол динамического функционировани больших интегральных схем. - Электронна техника, 1980, сер.8, вып, (83). с. 110-114, (рис.2). Авторское свидетельство СССР № 1387838, кл. G 01 R 21/28, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4878209A (en) | Macro performance test | |
US5383195A (en) | BIST circuit with halt signal | |
JPH0411960B2 (en) | ||
US4998025A (en) | Device for generating strobe pulses with a desired timing | |
US5710744A (en) | Timing generator for IC testers | |
KR100546538B1 (en) | Internal clock multiplication for test time reduction | |
US6456561B2 (en) | Synchronous semiconductor memory device | |
US6813741B1 (en) | Address counter test mode for memory device | |
SU1674017A1 (en) | Device for checking dynamic parameters and operation of digital ic | |
KR100310715B1 (en) | Synchronous-type semiconductor storage | |
US5732047A (en) | Timing comparator circuit for use in device testing apparatus | |
KR900008788B1 (en) | Semiconductor integrated circuit device having testing circuit | |
KR100776855B1 (en) | Arrangement for generating signal pulses with defined pulse length in a module with bist-function | |
US6643809B2 (en) | Semiconductor device and semiconductor device testing method | |
JPH04274100A (en) | Memory-lsi with built-in test circuit | |
JP2965049B2 (en) | Timing generator | |
KR100236727B1 (en) | Period generating device | |
JPS578858A (en) | Integrated circuit package | |
SU1337838A1 (en) | Device for function check of digital integrated circuits | |
US6125462A (en) | Testing mechanism in a semiconductor integrated circuit device using an external clock signal and a non-connection pin input signal | |
SU1430915A1 (en) | Device for functional checking of digital integrated circuits | |
KR970011584B1 (en) | Automatic test circuit | |
KR200273009Y1 (en) | High precision test pattern generator | |
JP2962238B2 (en) | Logic circuit and test method thereof | |
JP2897540B2 (en) | Semiconductor integrated circuit |