SU1659896A1 - Анализатор спектра - Google Patents

Abstract

Анализатор спектра предназначен дл  использовани  в бортовых системах автономных устройств, например, искусственных спутников Земли, дл  спектрального анализа низкочастотных сигналов. Устройство позвол ет расширить динамический диапазон исследуемых сигналов без увеличени  объема оборудовани . Достигаетс  это тем, что в анализатор спектра, содержащий последовательно соединенные усилитель , мультиплексор, аналого-цифровой преобразователь и запоминающее устройство , последовательно соединенные гетеродин , смеситель и узкополосный фильтр, а также цифроаналоговый преобразователь, дополнительно введены компаратор, триггер , счетчик и сдвиговый регистр. 1 ил. V Ј

Description

Анализатор спектра предназначен дл  использовани  .в бортовых системах автономных устройств, например искусственных спутников Земли, дл  спектрального анализа низкочастотных сигналов.

Целью изобретени   вл етс  расширение динамического диапазона анализатора спектра.

На чертеже представлена блок-схема низкочастотного бортового анализатора спектра.

Устройство состоит из усилител  1, мультиплексора 2, аналого-цифрового преобразовател  (АЦП) 3, запоминающего устройства (ЗУ) 4, триггера 5, компаратора 6, сдвигового регистра 7, счетчика 8, цифроа- налогового преобразовател  (ЦАП) 9, смесител  10, узкополосного фильтра 11 и гетеродина 12. При этом усилитель 1, мультиплексор 2, ЦАПЗ, ЗУ 4, сдвиговый регистр

7, ЦАП 9, смеситель 10 и узкополосный фильтр 11 соединены последовательно. Выход АЦП 3 соединен также с входом компаратора 6, выход которого соединен с входом бита состо ни  ЗУ 4 и с управл ющим входом мультиплексора 2, второй сигнальный вход которого соединен с входом усилител  1. Выход бита состо ни  ЗУ 4 подключен к первому входу триггера 5, выход которого соединен с входом счетчика 8, выход которого присоединен к управл ющему входу сдвигового регистра 7. Выход конца счета счетчика 8 соединен с вторым входом триггера 5. Гетеродин 12 подключен к первому входу смесител  10.

Устройство работает следующим образом .

. В цикле записи данных в ЗУ 4 в начальное состо ние схемы таково, что выход усилител  1 присоединен мультиплексором 2 к

(

Л Ч) 00

чэ о

входу АЦП 3, а на выходе компаратора 6 имеетс  нулевое состо ние. Коэффициент усилени  К усилител  1 выбран равным степени числа 2; пусть дл  определенности К 25 32. Если выходной сигнал усилител  1 не превосходит предельного входного сигнала АЦП 3, то на выходе последнего хот  бы один разр д будет отличен от единицы. В результате состо ние компаратора 6 не изменитс , и в ЗУ 4 запишетс  отсчет в виде цифрового кода сигнала Uc, усиленного в К раз, а также нулевой бит состо ни  компаратора 6, указывающий, что сигнал Uc был усилен в К раз. Если же усиленный сигнал Uc превышает по уровню предельный входной сигнал АЦП 3, то на его выходе все разр ды будут установлены в единицу, в результате чего сработает компаратор 6 и на его выходе установитс  единичный бит состо ни , по которому мультиплексор 2 подключит к входу АЦП 3 сигнал Uc, мину  усилитель 1. В этом состо нии в ЗУ 4 запишетс  отсчет в виде кода сигнала Uc и бит состо ни , равный единице, указывающий, что сигнал Uc не был усилен.

Так работает схема в цикле записи до тех пор, пока в ЗУ 4 не накопитс  вс  входна  последовательность Uc за заданное врем . В цикле анализа при считывании каждого отсчета на триггер 5 из соответствующей зоны ЗУ 4 подаетс  бит состо ни , соответствующий данному отсчету, перенесенному в сдвиговый регистр 7. Если бит состо ни  равен нулю, то состо ние триггера 5 не мен етс  и цифровой код с выхода сдвигового регистра 7 поступает на ЦАП 9, с помощью которого восстанавливаетс  соответствующий отсчет сигнала Uc, поступающий на смеситель 10, Если же бит состо ни  равен единице, то триггер 5 опрокидываетс  и запускает счетчик 8, который начинает заполн тьс , каждый раз при увеличении своего состо ни  на единицу сдвига  влево на 1 бит цифровой код в сдвиговом регистре 7. Счет происходит до тех пор, пока код в сдвиговом регистре 7 не будет сдвинут на число бит В, равное степени двойки коэффициента усилени  К, т.е. в нашем примере . Последний (п тый ) импульс с выхода счетчика 8 одновременно возвращает триггер 5 в начальное состо ние. При этом срез импульса с выхода триггера 5 обнул ет счетчик 8. После этой процедуры в сдвиговом регистре 7 будет

код отсчета сигнала Uc, усиленного в К раз, аналоговое значение которого восстанавливаетс  с помощью ЦАП 9 и поступает на смеситель 10.

Описанна  процедура сохран ет при

восстановлении соотношение между амплитудами отдельных отсчетов сигнала Uc, которые могут различатьс  в К 2А раз, где А - количество разр дов АЦП 3. Эти отсчеты,

получаемые из ЗУ 4 в темпе, в п раз превышающем темп записи, формируют на второй входе смесител  10 последовательность Uc, сжатую во времени. На первый вход смесител  10 поступает сигнал от гетеродина 12 и

на выходе узкополосного фильтра 11 формируетс  выходной сигнал Uebix(f), амплитуда которого соответствует вкладу анализируемой гармоники во входной последовательности Uc.

Claims (1)

1. Формула изобретени  Анализатор спектра, содержащий по- следовательно соединенные усилитель, вход которого  вл етс  входом устройства,

   мультиплексор, аналого-цифровой преобразователь и запоминающее устройство, последовательно соединенные гетеродин, смеситель, узкополосный фильтр, а также цифроаналоговый преобразователь, выход

   которого подключен к второму входу смесител , при этом выход узкополосного фильтра соединен с выходом устройства, отличающийс  тем, что, с целью расширени  динамического диапазона, в него дополнительно введены компаратор, триггер, счетчик и сдвиговый регистр, при этом вход усилител  присоединен к второму входу мультиплексора, выход аналого-цифрового преобразовател  присоединен к входу компаратора , выходом соединенного с входом мультиплексора и с входом бита состо ни  запоминающего устройства, основной выход которого соединен с сигнальным входом сдвигового регистра, а выход бита

   состо ни  запоминающего устройства соединен с первым входом триггера, выход которого соединен с управл ющим входом счетчика, счетным выходом соединенного с управл ющим входом сдвигового регистра,

   выход которого подсоединен к входу цифро- аналогового преобразовател , а вЫход конца счета счетчика подсоединен к второму входу триггера.

   Uc о-KXIUl

   л

   /

   t

   ±L

   Ufbixtf)