SU1645975A1 - Логический нейроподобный элемент - Google Patents
Логический нейроподобный элемент Download PDFInfo
- Publication number
- SU1645975A1 SU1645975A1 SU894684019A SU4684019A SU1645975A1 SU 1645975 A1 SU1645975 A1 SU 1645975A1 SU 894684019 A SU894684019 A SU 894684019A SU 4684019 A SU4684019 A SU 4684019A SU 1645975 A1 SU1645975 A1 SU 1645975A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- threshold
- input
- adder
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Изобретение относитс к области аналоговой вычислительной техники и нейробионики и может быть использовано дл исследовани функционировани нейронов спинальных ганглиев, а также как функциональный элемент в системах искусственного интеллекта. Цель изобретени - повышение достоверности моделировани путем воспроизведени логических свойств нейронов спинальных ганглиев. Поставленна цель реализуетс за счет введени в состав известного устройства второго 7 и третьего 8 сумматоров, компаратора 11, ключа 12, врем эадающего элемента 13 о Предложенный логический нейропо- добный элемент избирательно реагирует на соотношение степени активизации сигналов, св занных с ниэкопороговы- ми и высокопороговыми рецепторами, что характерно дл конвергентных нейронов спинальных ганглиев, отвеча на раздражени спайками обычной и увеличенной длительности. 1 ил. (Л
Description
Изобретение относитс к аналоговой вычислительной технике и нейробионике и может быть использовано дл исследовани функционировани нейронов спинальных ганглиев, также как функциональный элемент в системах искусственного интеллекта
Цель изобретени - повышение достоверности моделировани путем воспроизведени логических свойств нейронов спинальных ганглиев.
Устройство работает следующим образом ,,
На входы, св занные с блоками 1 и 2 моделировани низкопороговых и высокопороговых рецепторов, которые (как те, так и другие) могут быть как возбуждающими, так и тормоз щими, поступают входные импульсные последовательности в зависимости от пор дка активации соответствующих рецепторов. Последовательности входных импульсов проход т через Формирователи 3, в которых формируетс стандартна форма импульсов, и поступают на преобразователи 4 частоты в напр жение, из которых, преобразовавшись в напр жение , поступают на блоки 5 задани весовых коэффициентов, осуществл ющие масштабирование по амплитуде в соответствии с весом каждого синап- тического контакта и по знаку в соответствии с типом синапса (возбуждающий или тормоз щий)„ С выходов блоков 5 сигналы поступают на входы первого сумматора 6, осуществл ющего алгебраическое суммирование сигналов по всем синапсам аналогично известным устройствам, а на входы второго сумматора 7 только те сигналы, которые соответствуют сигналам низкопороговых рецепторов, и на входы сумматора 8 те сигналы, с выходов блолам высокопороговых рецепторов. Сумматоры 7 и 8 осуществл ют алгебраическое суммирование поступающих на них сигналов в соответствии с их знаками . Суммарный сигнал от всех синап- тических входов и с выхода сумматора 6 поступает на вход Функционального преобразовател 9 с трапецеидальной амплитудой характеристикой вход- выход. В случае превышени его порога на выходе последнего по вл етс напр жение в соответствии с характеристикой преобразовател 9, что приводит к генерации импульсной после15
20
16459754
довательности преобразователем 10 напр жени в частоту. Одновременно с этим на первый и второй входы ком- , паратора 11 поступают сигналы с выходов сумматоров 7 и 8„ Если сигнал с выхода сумматора 7 ниэкопорого- вых рецепторов больше сигнала с выхода сумматора 8 высокопороговых рецепJQ торов, что соответствует либо большему числу активированных блоков 1, чем блоков 2, либо большой интенсивности входных сигналов, поступающих с низкопороговых рецепторов, то на выходе компаратора 11 присутствует сигнал О, в результате чего ключ 12 разомкнут и преобразователь 10 напр жени в частоту, если суммарное напр жение с выхода сумматора 6 выше поро гового, генерирует импульсы обычной длительности аналогично устройству-прототипу „
Если суммарный сигнал с выхода сумматора 8 низкопороговых рецепторов
25 превышает величину сигнала с выхода сумматора 7 высокопороговых рецепторов , что соответствует либо большему числу активированных рецепторов, поскольку имеетс либо больше активированных возбуждающих блоков 2, чем возбуждающих блоков 1, либо больше интенсивность выходных сигналов , поступающих с высокопорогоных рецепторов, то на выходе компаратора 11 по вл етс сигнал 1, переклю- чающий ключ 12 в замкнутое состо ние , в результате чего к второму входу преобразовател 10 напр жени в частоту подключаетс врем задающа цепь 13, включаема параллельно с имеющейс внутренней врем задающей цепью преобразовател 10, определ ющей длительность генерируемого импульса„ В св зи с этим длительность генерируемого преобразовател 10 импульса измен етс , т„е„ увеличиваетс и если напр жение с выхода сумматора 6 по- прежнему превышает порог преобразовател 10 напр жени в частоту, то на выходе 14 устройства наблюдаетс последовательность импульсов частотой по-прежнему пропорциональной напр жению с выхода сумматора 6, но длительностью каждого импульса больше длительности при преобладающей акти55 ьации блоков 1, св занных с ниэкопо- роговыми рецепторами.
30
40
45
50
Таким образом, предложенный логический нейроподобиый -элемент избиТаким образом, предложенный логический нейроподобиый -элемент избирательно реагирует на соотношение степени активации синапсов, св занных с низкопороговыми и высокопороговыми рецепторами, что характерно, в частности, дл конвергентных нейронов спинальных ганглиев, отвеча при этом спайками обычной и увеличенной длительности . При этом осуществл етс кодирование рисунка возбужденных синапсов
Предложенное устройство реализует нетривиальную логику переключени длительности спайка, так как порогом переключени компаратора 11 дл сигнала с выхода сумматора 7 вл етс выходной сигнал с выхода сумматора 8 и обратно, порог переключени динамически измен етс во времени , как и входной сигнал.
Claims (1)
- Формула изобретени Логический нейроподобный элемент, содержащий блоки моделировани высокопороговых и низкопороговых рецепторов , состо щих из формирователей входных сигналов, входы которых вл ютс входами устройства, последовательно соединенных с формировател ми преобразовател частоты в напр жение , и блоков задани весовых коэФ- фициентов, выходы которых вл ютс выходами блоков моделировани высоко59756пороговых и тчкопорчгозых рецепторов и соединены с входом сумматора, фучк- ционал -ный преобразователь с трапецеидальной характеристикой, вход которого соединен с выходом сумматора, преобразователь напр жени в частоту , вход которого соединен с выходом функционального преобразовател , а выход вл етс выходом устройства,10отличающийс тем, что,с целью повышени достоверности моделировани путем воспроизведени логических свойств нейронов спинальных ганглиев, в него введены компаратор , ключ, врем задающий элемент, второй и третий многовходоьые сумматоры , число входов которых в сумме равно числу синоптических входомустройства, причем входы второго сумматора соединены с выходами блоков моделировани низкопороговых рецепторов , входы третьего сумматора соединены с выходами блоков модел гровани нысокопороговых рецепторов, выходы второго и третьего сумматоров соединены с входами компаратора, выход которого соединен с упрапл ющим входом ключа, второй вход которогосоединен с выходом врем задающего элемента, а выход - с вторыми входами преобразовател напр жени в частоту .Редактор Л. ПчолннскаСоставитель А. Сапко Техред Л.ОлийныкЗаказ 1351Тираж 394ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5Корректор Н.РевскаПодписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894684019A SU1645975A1 (ru) | 1989-04-24 | 1989-04-24 | Логический нейроподобный элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894684019A SU1645975A1 (ru) | 1989-04-24 | 1989-04-24 | Логический нейроподобный элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1645975A1 true SU1645975A1 (ru) | 1991-04-30 |
Family
ID=21444158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894684019A SU1645975A1 (ru) | 1989-04-24 | 1989-04-24 | Логический нейроподобный элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1645975A1 (ru) |
-
1989
- 1989-04-24 SU SU894684019A patent/SU1645975A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 781846, кл. G 06 С 7/60, 1979. i * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102313075B1 (ko) | 인공 뉴런 및 멤리스터를 갖는 장치 | |
CN108268938B (zh) | 神经网络及其信息处理方法、信息处理系统 | |
US11334787B2 (en) | Neuron circuit | |
US20040153426A1 (en) | Physical neural network liquid state machine utilizing nanotechnology | |
Li et al. | Analog hardware implementation of spike-based delayed feedback reservoir computing system | |
SU1645975A1 (ru) | Логический нейроподобный элемент | |
Rossello et al. | Chaos-based mixed signal implementation of spiking neurons | |
Elias et al. | Building silicon nervous systems with dendritic tree neuromorphs | |
Donald et al. | An adaptive neural processing node | |
Sofatzis et al. | The synaptic kernel adaptation network | |
CN110033084A (zh) | 突触系统与突触方法 | |
Johnson et al. | Fault-tolerant learning in spiking astrocyte-neural networks on FPGAs | |
Blair et al. | Neuromorphic computation using quantum-dot cellular automata | |
Shimbel | An analysis of theoretical systems of differentiating nervous tissue | |
Nease et al. | STDP-enabled learning on a reconfigurable neuromorphic platform | |
US20230267318A1 (en) | Neuromorphic system for implementing spike timing dependent plasticity operation | |
SU1672482A1 (ru) | Устройство дл моделировани нейрона | |
SU1324044A1 (ru) | Устройство дл моделировани мотонейрона | |
Teow et al. | An effective learning method for max-min neural networks | |
Phong et al. | Silicon synapse designs for VLSI neuromorphic platform | |
SU1360436A1 (ru) | Модель нейрона | |
SU1561076A1 (ru) | Устройство дл моделировани нейрона высших отделов | |
Hylander et al. | VLSI implementation of pulse coded winner take all networks | |
Hall et al. | Analogue building blocks for neural-inspired circuits | |
Xie et al. | A handwritten numeral recognition method based on STDP based with unsupervised learning |