SU1642590A1 - Система передачи и приема информации с многоосновным кодированием - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в системе передачи данных. Цель изобретени  - повышение информативности системы за счет уменьшени  полосы частот при передаче сигналов по радиоканалу св зи. Система содержит на передающей стороне блок ввода информации, блок дифференциального кодировани , сдвиговый регистр, регистр, частотный модул тор, усилитель, формирователь опорных сигналов, два делител , фазовый модул тор, синтезатор несущей частоты, дешифратор, синтезатор низкой частоты, блок управлени  сдвигом фазы, на приемной стороне блок приема информации , многоканальный коррел тор, блок выделени  максимального сигнала, два дешифратора, формирователь опорных сигналов , селектор несущей частоты и частоты цикла, блок восстановлени  информации, блок вывода информации, умножитель и блок относительного декодировани . 3 з.п. ф-лы, 4 ил.

Description

Изобретение относитс  к технике св зи и может быть использовано дл  повышени  эффективности передачи сигналов по каналам св зи с ограниченным частотным и энергетическим потенциалом.

Цель изобретени  - повышение информативности системы за счет уменьшени  полосы частот при передаче сигналов по радиоканалу св зи.

На фиг.1 изображена функциональна  схема системы; на фиг.2 - функциональна  схема частотного модул тора; на фиг.З - функциональна  схема блока управлени  сдвигом фазы; на фиг.4 - функциональна  схема селектора несущей частоты и частоты цикла.

Система содержит на передающей стороне блок 1 ввода информации, блок 2 дифференциального кодировани , сдвиговый регистр 3, регистр 4, частотный модул тор

5, усилитель 6, формирователь 7 тактовых ,импульсов, первый 8 и второй 9 делители, фазовый модул тор 10, синтезатор 11 несущей частоты, дешифратор 12, синтезатор 13 низкой частоты и блок 14 управлени  сдвигом фазы, на приемной стороне - блок 15 приема информации, многоканальный коррел тор 16, блок 17 выделени  максимального сигнала, первый 18 и второй 19 дешифраторы, формирователь 20 опорных сигналов, селектор 21 несущей частоты и частоты цикла, блок 22 восстановлени  информации , блок 23 вывода информации, умножитель 24 и блок 25 относительного декодировани ,

Частотный модул тор 5 содержит квадратор 26, восемь умножителей 27-34, три фазовращател  35-37 три фазовых модул тора 38-40, сумматор 41 по модулю два и аналоговый сумматор 42.

Os

N

ГО СП

ю о

Блок 14 управлени  сдвигом фазы содержит триггер 43, два ключа 44 и 45, фазовращатель 46 и сумматор 47. Селектор 21 несущей частоты и частоты цикла содержит коммутатор 48, элемент 49 задержки, фильтр 50 несущей частоты, синхронизатор 51 и приемник 52.

Система работает следующим образом. Последовательность двоичных символов с выхода блока 1 ввода информации поступает в блок 2 дифференциального кодировани , в котором осуществл етс  преобразование двоичных данных в новую последовательность двоичных символов взаимообусловленного вида. Эта последовательность символов поступает в регистр 3 сдвига. С выхода последнего в параллельном коде эта последовательность двоичных символов записываетс  в информационный регистр 4 и поступает на дешифратор 12 комбинаций, на другой вход которого поступают импульсы с делител  8, формируемые из тактовой частоты путем делени  ее на четыре. Дешифратор 12 комбинаций анализирует четырехразр дные комбинации, если поступила комбинаци  нечетного типа (по количеству единиц или нулей), то на выходе дешифратора 12 комбинаций формируетс  сигнал признака Нечет. Из сигнала Нечет формируетс  в дешифраторе 12 комбинаций коммутирующа  последовательность , котора  используетс  дл  управлени  сдвигом фазы несущего колебани . Сигналами с третьего выхода информационного регистра 4 в фазовом модул торе 10 осуществл етс  фазова  модул ци  несущего колебани , прошедшего дополнительную обработку в блоке 14 управлени  сдвигом фазы. Результирующий сигнал подаетс  в частотный модул тор 5, где происходит его частотна  модул ци  сигналами, снимаемыми с первого и второго выходов информационного регистра 4. Сдвиг между соседними частотами определ етс  гармоническим колебанием, поступающим с выхода синтезатора 13 низкой частоты и бормируемым из цикловой частоты путем делени  ее на два во втором делителе 9. Фазочастотный сигнал усиливаетс  в усили- теле 6 мощности и подаетс  через радиоканал к приемной стороне.

На приемной стороне приход щий сигнал поступает на блок 15 приема информации , затем из прин того сигнала в селекторе 21 несущей частоты и частоты цикла выдел ютс  синхропарамегры - несуща  частота и тактова  частота следовани  четырехразр дных комбинаций

На основе выделени  несущих и цикло- выхчастот в формирователе 20 опорных сигналов формируютс  копии передаваемых сигналов, которые поступают в канал выделени  информации. Основным элементом этого канала  вл етс  многоканальный коррел тор 16, который вычисл ет свертки принимаемых сигналов со всеми копи ми (врем  интегрировани  Ти 4Тб, где Тб - врем , отводимое на передачу 1 бита) и результаты вычислени  коррел ционных интеграторов в моменты времени t КТИ, где К 1, 2..., число которых совпадает с числом отличающихс  сигналов, подаетс  на параллельные входы блока 17 выделени  максимального сигнала. На одном из выходов

блока 17 формируетс  нормированный сигнал , фиксирующий номер канала, на входе которого принимаемый сигнал дает максимальный выходной эффект. Сигналы с выходов блока 17 поступают на первый 18 и

второй 19 дешифраторы. Задачей пеового дешифратора 18  вл етс  преобразование нормированного сигнала на выходе блока 17 в соответствующую этому выходу четырехразр дную комбинацию (комбинаци  ти

па чет). Второй дешифратор 19 при этом на основе анализа решений, прин тых на текущем и предыдущем интервалах, определ ет , относ тс  ли эти решени  к несущей одного типа (sin o;0t или cos Wot) или к несущим разных типов (sin и созоы либо cos W0t и sin Obt), и формирует на этой основе признак (импульс) принадлежности прин - гойтекущей комбинации и комбинации типа нечет. Отсутствие импульса на выходе второго дешифратора 19 соответствует приему комбинаций типа чет. На завершающем этапе обработки в блоке 22 восстановлени  сигналов формируетс  восстановленна  комбинаци , котора  в последовательном

коде в блоке 25 проходит относительное декодирование с последующей выдачей ее в блоке 23 вывода информации в моменты прихода тактовых импульсов, образованных путем умножени  на четыре в умножителе

24 импульсов цикловой синхронизации.

С выходов фазового модул тора 10 и синтезатора 13 низкой частоты поступают соответственно высокочастотные колебани  с четырехфазовой модул цией и низкочастотное . Низкочастотное колебание, пройд  дополнительные преобразовани  в фазовращателе 35, квадраторе 26, на выходе которого формируетс  низкочастотное колебание с удвоенной частотой, и фазовра5 щателе 37, поступает на соответствующие входы перемножителек 27-34, причем на другие входы умножителей 27 и 29 поступает высокочастотное колебание, снимаемое с выхода фазового модул тора 10, а на другие

входы умножителей 28 и 32 - высокочастотное колебание с начальной фазой, сдвинутой на л:/2. В результате перемножени  на выходе умножителей 33, 30, 31 и 34 формируютс  соответственно колебани 

cos ( (DO t + р ) cos о ... cos , -,. ;

В I б4 I б

COS (ftb t ) Sin

sin (ctfet +#)cos

In 8Тб 2 

sin

sin

2л: 4T6 2л

8T6 J1 4T6 sin (ttfe t + 9 ) sin -gy- cos .- .

Колебани  с выходов умножителей 30 и 31 поступают соответственно на фазовые модул торы 38 и 39, где они модулируютс  информацией, поступающей соответственно с первого и второго входов информационного регистра 3. Промодулированные колебани  поступают на соответствующие входы аналогового сумматора 42, на первый вход которого поступает колебание непосредственно с выхода умножител  33. Сигнал с выхода умножител  34 модулируетс  в блоке 40 инверсной суммой сигналов, поступающих с первого и второго выходов информационного регистра 3, что позвол ет получить при подаче сигнала с выхода фазового модул тора 40 на соответствующий вход сумматора 42 с целью суммировани  с колебани ми, поступающими на другие входы аналогового сумматора 42, одну из четырех возможных частот. Промоду- лированный таким образом сигнал с выхода аналогового сумматора 42 поступает на вход усилител  6 мощности.

Блок 14 управлени  сдвигом фазы работает следующим образом.

В зависимости от сигнала, поступившего с выхода дешифратора комбинаций 12 на вход триггера 43 в момент прихода синхроимпульса , последний через ключи 44 и 45 осуществл ет подсоединение к сумматору 47, либо выхода блока 11, либо выхода блока 46. Таким образом, с выхода блока 47 поступает либо колебание с начальной фазой, формируемой блоком И, либо с начальной фазой, сдвинутой на п II.

Селектор 21 несущей частоты и частоты цикла работает следующим образом. Сигнал с выхода блока 15 поступает в оптимальный некогерентный приемник 5 ортогональных сигналов, на одном из четырех выходов которого с задержкой на гз 4Тб формируетс  сигнал, указывающий номер частоты прин того колебани . Сигналы с выхода приемника 52 подключают через коммутатор 48 выход блока 20 с соответствующим колебанием к входам блоков 50 и 51, на

другие входы которых поступает задержанный в блоке 49 на Гз 4Тб прин тый сигнал. Из сигнала в блоках 50 и 51 выдел ютс  синхропараметры - несуща  и циклова  ча- 5 стоты.

Claims (4)

1. Формула изобретени  1. Система передачи и приема информации с многоосновным кодированием, содер0 жаща  на передающей стороне блок ввода информации, выход которого подключен к информационному входу блока дифференциального кодировани  и через формирователь тактовых импульсов - к объединенным

   5 тактовому входу блока дифференциального кодировани  и входу первого делител , выход последнего подключен к тактовому входу дешифратора, выход которого подключен к первому управл ющему входу блока ул0 равлени  сдвигом фазы, синтезатор несущей частоты, выход которого подключен к второму управл ющему входу блока управлени  сдвигом фазы, выход которого подключен к управл ющему входу фазового

   5 модул тора, усилитель, выход которого  вл етс  входом радиоканала, на приемной стороне - блок приема информации, вход которого  вл етс  выходом радиоканала, выход блока приема информации подклю0 чен к информационному входу многоканального коррел тора, выходы которого подключены к информационным входам блока выделени  максимального сигнала, выходы первой и второй групп выходов ко5 торого подключены к информационным входам первого и второго дешифраторов соответственно, выходы первого дешифратора , выход второго дешифратора подключены к информационным входам и

   0 управл ющему входу блока восстановлени  информации, соответственно выход которого через блок относительного декодировани  подключен к входу блока вывода информации, формирователь опорных сиг5 налов, выходы которого подключены к входам группы информационных входов многоканального коррел тора, управл ющие входы первого и второго дешифраторов , многоканального коррел тора, блока

   0 выбора максимального сигнала и первый управл ющий вход формировател  опорных сигналов объединены, отличающа с  тем, что, с целью повышени  информативности при уменьшении полосы частот кана5 ла св зи, в нее введены на передающую сторону сдвиговый регистр, регистр, частотный модул тор, второй делитель и синтезатор низкой частоты, выход первого делител  подключен к тактовым входам сдвигового

   регистра, второго делител  и блока управлени  сдвигом фазы, выход блока дифферен- циапьного кодировани  подключен к информационному входу сдвигового регистра , выходы которого подключены к информационным входам дешифратора и регистра, первый, второй и третий выходы которого подключены к первому и второму информационным входам частотного модул тора и информационному входу фазового модул тора соответственно, выход частотного модул тора подключен к входу усилител , выход второго делител  через синтезатор низкой частоты и выход фазового модул тора подключены к первому и второму управл ющим входам частотного модул тора соответственно, на приемной стороне - селектор несущей частоты и частоты цикла, умножитель, выход блока приема информации подключен к информационному входу селектора несущей частоты и частоты цикла, первый выход которою подключен к первому управл ющему входу формировател  опорных сигна- лов и к входу , умножител , выход последнего подключен к тактовому входу блока восстановлени  информации, второй выход селектора несущей частоты л частоты цикла подключен к второму управл ющему входу формировател  опорных сигналов, выходы которого подключены к входам группы информационных входов селектора несущей частоты и частоты цикла.
2. 2. Система по п.1,отличающа с  тем, что частотный модул тор содержит кзадратор, восемь умножителей, три фазовращател , три фазовых модул тора, сумматор по модулю два и аналоговый сумматор, первый вход сумматора по модулю два и информационный вход первого фазового модул тора объединены и  вл ютс  первым информационным входом частотного модул тора , второй вход сумматора по модулю два и информационный вход второго фазового модул тора объединены и  вл ютс  вторым информационным входом частотного модул тора, выход сумматора по модулю два подключен к информационному входу третьего модул тора, входы первого фазовращател , квадратора и первые входы пер- ЕЮГО ц второго умножителей объединены и  вл ютс  первым управл ющим входом частотного модул тора, вход второго фазовращател , второй вход первого умножител  и первый вход третьего умножител  объединены и  вл ютс  вторым управл ющим входом частотного модул тора, выход квадратора подключен к входу третьего фазовращател  и к первым входам четвертого

   и п того умножителей, выход первого фазовращател  подключен к первому входу шестого умножител  и к второму входу третьего умножител , выход второго фазов

   ращател  подключен к второму входу второ го умножител  и к второму входу шестой умножител , выход третьего фазовращате л  подключен к первым входам седьмого восьмого умножителей, выходы первой

   второго, третьего и шестого умножителе подключены к вторым входам четвертой восьмого, седьмого и п того умножителе соответственно, выходы четвертого, п той и восьмого умножителей подключены к уп

   равл ющим входам первого, второго к третьего фазовых модул торов соответственно , выходы последних и выход седьмого умножител  подключены к первому, второму , третьему и четвертому входам аналогового сумматора соответственно, выход последнего  вл етс  выходом частотного модул тора,
3. 3.Система поп 1,отличающа с  тем, что блок управлени  сдвигом фазы со

   держит триггер, два ключа, фазовращатель и сумматор, информационный вход и синх- ровход триггера  вл ютс  первым управл ющим и тактовым входами блока соответственно, первый и второй входы

   триггера подключены к первым входам первого и второго ключей соответственно, выходы последних подключены к входам сумматора, выход которого  вл етс  выходом блока, второй вход первого ключа и

   вход фазовращател  объединены и  вл ютс  вторым управл ющим входом блока, выход фазовращател  подключен к второму входу второго ключа.
4. 4.Система по п. 1,отличающа с  тем, что селектор несущей частоты и частоты

   цикла содержит коммутатор, элемент задержки , фильтр несущей частоты, синхронизатор и приемник, первый вход которого и вход элемента задержки объединены и  ал ютс  информационным входом селектора , соответствующие входы групп входов приемника и входы первой группы входов коммутатора объединены и  вл ютс  входами группы информационных входов селек0 тора, выход элемента задержки подключен к первым входам фильтра несущей частоты и синхронизатора, выход последнего подключен к второму входу приемника и  вл етс  первым выходом селектора, выходы

   5 приемника подключены к входам второй группы входов коммутатора, выход которого подключен к вторым входам синхронизатора и фильтра несущей частоты, выход которого  вл етс  вторым выходом селектора,

   J

   I

   ft/2 /

   /I

   / ъ

   37

   42

   h

   Г 28 Т

   3

   pue.2

   Фие.З