SU1631661A1

SU1631661A1 - Устройство дл накоплени электрической энергии

Info

Publication number: SU1631661A1
Application number: SU884611569A
Authority: SU
Inventors: Федор Федорович Пащенко; Владимир Николаевич Судариков
Original assignee: Институт проблем управления
Priority date: 1988-11-29
Filing date: 1988-11-29
Publication date: 1991-02-28

Abstract

Изобретение относитс к электротехнике . Цель изобретени - увеличение эффективной энергоемкости. Устройство позвол ет в результате отслеживани зар да каждого последовательно включенного конденсатора и управлени зар дом конденсаторов путем их шунтировани осуществить зар д каждого из конденсаторов равномерно и получить на каждом конденсаторе и на всей батарее требуемый уровень рабочего напр жени , б ил.

Description

Изобретение относитс к электротехнике и может быть использовано дл накоплени электрической энергии в составе резервированных или импульсных автономных систем электропитани .

Цель изобретени - увеличение эффективной энергоемкости.

На фиг. 1 преведена структурна .схема предложенного устройства; на фиг. 2-4 - примеры реализации блока амплитудной селекции и пороговых элементов; на фиг. 5 и 6 - временные диаграммы, иллюстрирующие работу устройства и его отдельных узлов .

Устройство (фиг. 1) содержит батарею 1 накопительных элементов в виде п включенных последовательно конденсаторов 2, п дифференциальных усилителей 3, п элементов 4 задержки, блок 5 амплитудной селекции , п элементов И 6, п ключей 7, п шунтовых резисторов 8, п диодов 9, ограничительный резистор 10, коммутатор 11, датчик 12 тока, первый пороговый элемент 13, второй гГорогопый элемент 14 и третий пороговый элемент 15. При этом входна шина устройства 16 через коммутатор 11 и ограничительный резистор 10 соединена с выходной шиной 17 и с первым выводом батареи 1 накопительных элементов, второй вывод которой через датчик 12 тока соединен с шиной нулевого потенциала (не обозначена ) и через первый пороговый элемент 13 - с первыми входами всех элементов И 6. Первый вывод каждого из ключей 7 соединен с первым выводом соответствующего конденсатора 2 батареи 1 накопительных элементов, с первым выводом соответствующего дифференциального усилител 3 и с первым выводом одного из диодов 9, второй вывод которого соединен с вторым выводом того же дифференциального усилител 3, с вторым выводом того же конденсатора 2 и

CJ

о t

р-а

через один из шунтовых резисторов 8 - с вторым выводом того же ключа 7, вход 18 управлени которого соединен с выходом соответствующего элемента И 6. Выход каждого из дифференциальных усилителей 3 через один из элементов 4 задержки соединен с соответствующим входом блока 5 амплитудной селекции, адресные выходы 19 которого соединены с вторыми входами элементов И 6,

Вход 20 управлени коммутатора 11 соединен с третьими входами элементов И 6 и с выходом второго порогового элемента 14, вход которого соединен с информационным выходом 21 блока 5 амплитудной селекции и через третий пороговый элемент 15 - с четвертыми входами элементов И 6.

Блок 5 амплитудной селекции (фиг, 2) содержит п операционных усилителей 22, п компараторов 23, п диодов 24, п резисторов 25, п рэзисторов 26 и инвертор 27. При этом каждый из входов блока 5 амплитудной се- докции через один из резисторов 25 соеди- г1ен с инвертирующим входом 28 соответствующего операционного усилител 22 и с первым выводом одного из резисторов 26, вторые выводы которых соединены с первыми выводами диодов 24 УЗ через инвертор 27 - с информационным выходом 21 блока 5 амплитудной селекции. Выход каждого из операционных усилителей 22 соединен с вторым выводом одного из диодов 24 и неинвертирующим входом 29 соответствующего компаратора 23, выход которого соединен с соответствующим адресным выходом 19 блока 5 амплитудной селекции, а немнвертирующие входы 30 операционных усилителей 22 и неивертиру- ющие входы 31 компараторов 23 соединены с шиной нулевого потенциала (не обозначена ).

Пороговые элементы 13 и 15 выполнены по идентичной структуре (фиг. 3) и содержат компаратор 32 и источник 33 напр жени , соединенный выходом с инвертирующим входом 34 компаратора 32, неинвертирующий вход 35 и выход которого вл ютс соответственно входом и выходом пороговых элементов 13 и 15.

Пороговый элемент 14 (фиг. 4) содержит компаратор 36, коммутатор 37, источники 38, 39 напр жени , резистор 40 и конденсатор 41, При этом вход порогового элемента 14 соединен с инвертирующим входом 42 компаратора 36,выход которого соединен с выходом порогового элемента 14 и входом 43 управлени коммутатора 37, подключенного первым и вторым входами к выходам источников 38, 39 напр жени , а неинвертирующий вход 44 компаратора 36 через

резистор 40 соединен с выходом коммутатора 37 и через конденсатор 41 с шиной нулевого потенциала (не обозначена).

В предложенном устройстве напр же

ние Ui6 на входной шине 16, сопротивление Rio резистора 10, напр жение Узз источника 33 порогового элемента 13, коэффициент передачи Кз дифференциальных усилителей 3, напр жение Узз источника 33 порогового

элемента 15, напр жени Уза, Узэ источников 38, 39 порогового элемента 14, сопротивлени Ras, R26 резисторов 25, 26 блока 5 амплитудной селекции, задержка ГА элементов 4 и сопротивлени RB резисторов 8

должны удовлетвор ть услови м:

Die ni)2p;

5

DU1S

Rio

0

5

0

5

Ui

I 1бмакс R12

K3

Rio

U Змакс

(Ui6-nU2p);

U2p Use Кз Dap ;

U39 U32 i

ui изэ ;

U25 ГА t ;

R8 U2P R1°

0)

L)16 - П U2p

где U2p - рабочее напр жение конденсаторов 2 батареи накопительных элементов 1; Ибмакс. - максимальный ток внешнего

источника;

Ri2 - сопротивление датчика 12 тока;

измакс - максимальное выходное напр - жение дифференциальных усилителей 3; (,ц - быстродействие ключей 7.

При этом пол рность входов дифференциальных усилителей 3 и направление включени диодов 7 (фиг. 1) соответствуют положительному напр жению внешнего ис- с точника на входной шине 16 и положительным импульсам на выходной шине 17, Дл формировани выходных сигналов отрицательной пол рности необходимо в предложенном устройстве изменить направление Q включени элементов 3,7 на противоположное и подключить к входной шине 16 отрицательную шину внешнего источника.

Устройство работает следующим образом ,

Предположим, что в некоторый момент,

например, непосредственно после включени , напр жени на всех конденсаторах 2 батареи 1 накопительных элементов, в частности на конденсаторах 21 (фиг. 5а) и 2 (фиг, 56), имеет нулевое значение, что определ ет нулевой уровень напр жени на выходах дифференциальных усилителей 3, поступающего через элементы А задержки на входы блока 5 амплитудной селекции 5 и формирующего нулевое напр жение на его информационной выходе 21 (фиг. 5в).

Сигнал с информационного выхода 21 блока 5 амплитудной селекции поступает на вход порогового элемента 15 и далее на неинвертирующий вход 35 его компаратора 32, формирующий О на его выходе и на выходе порогового элемента 15 (фиг. 5г), который поступает на четвертые входы элементов И 6 и закрывает их, перевод все ключи 7 в закрытое состо ние. Кроме того, сигнал с информационного выхода 21 блока 5 амплитудной селекции (фиг. 5в) поступает на вход порогового элемента 14 и далее на инвертирующий вход 42 компаратора 36, устанавлива на его выходе 1, поступающую на выход порогового элемента 14 (фиг. 5д), а также на вход управлени 43 коммутатора 37. При этом перекидной контакт коммутатора 37 соедин етс с его первым входом, вследствие чего сигнал с выхода источника 33 напр жени через коммутатор 37 и резистор 40 поступает на неинвертирующий вход 44 компаратора 37, подтвержда логическое состо ние его выхода (фиг. 5д), а также одну из обкладок конденсатора41, фиксиру на нем напр жение источника 38.

Логическа . 1 с выхода порогового элемента 14 (фиг. 5д) поступает на третьи входы элементов И 6 и на вход 20 управлени коммутатора 11, что приводит к его замыканию , поэтому при по влении напр жени внешнего источника на входной шине 16 (фиг. 5е) в цепи: Коммутатор 11 - конденсаторы 2 батареи 1 накопительных элементов-датчик 12 тока - шина нулевого потенциала, возникает ток, величина которого отражаетс напр жением на выходе датчика 12 тока (фиг. 5ж), поступающим на вход порогового элемента 13 и далее на неинвертирующий вход 35 компаратора 32, на выходе которого (благодар выполнению условий (1)) формируетс 1 (фиг. 5з), поступающа на первые выходы элементов И 6.

По мере зар да конденсаторов 2 напр жение на каждом из них увеличиваетс , причем напр жение на конденсаторе с наименьшей емкостью, например, на конденсаторе 21 (фиг. 5а), увеличиваетс быстрее, чем на других конденсаторах, например на конденсаторе 2П (фиг. 56).

Уровень зар да каждого из конденсаторов 2 отражаетс напр жением на выходе соответствующего дифференциального усилител 3, сигналы с выходов которых через элементы 4 задержки поступают на входы блока 5 амплитудной селекции и далее через резисторы 25 - на инвертирующие выходы 28 операционных усилителей 22, один из которых, в данном случае операционный усилитель 221, находитс в линейном режиме и напр жение на его выходе повтор ет напр жение на соответствующем входе

блока 5 амплитудной селекции с учетом инверсии сигнала и смещени на величину падени напр жени на диоде 241, что приводит к формированию 1 на выходе компаратора 232 и на выходе 191 блока 5

амплитудной селекции (фиг, 5и), а напр жение на выходах других операционных усилителей 22 имеет положительный уровень насыщени , что приводит к формированию на выходах компараторов 23 ...23П и на выходах 19 ...19 (фиг. 5к) логических О.

Напр жение с информационного выхода 21 блока 5 амплитудной селекции (фиг. 5в), отражающее напр жение на одном из конденсаторов 2, в данном случае напрлжение на конденсаторе 2 (фиг. 5а), поступает на вход порогового элемента 15 и далее на неинвертирующий вход 35 компаратора 32, формиру на его выходе 1 (фиг. 5г) в момент превышени напр жени источника

33 этого элемента, котора поступает на четвертые входы элементов И 6. При этом на выходе элемента И б1 формируетс 1 (фиг. 5л), поступающа на вход 18 управлени ключа 7 и перевод ща его во включенное состо ние, вследствие чего шунтовой резистор 8 оказываетс включенным параллельно конденсатору 21 и шунтирует величину протекающего через него зар дного тока, что приводит к уменьшению скорости

нарастани напр жени на этом конденсаторе (фиг. 5а).

По истечении некоторого времени лидирующим становитс напр жение на некотором другом конденсаторе 2, например на

конденсаторе 2П (фиг. 26), что приводит к по влению 1 на соответствующем входе 19, в данном случае на выходе 19 блока 5 амплитудной селекции (фиг. 5к), открыванию ключа 7П и шунтированию конденсатора 2П шунтовым резистором 8, уменьшающим скорость зар да этого конденсатора на некоторое врем , большее величины Т4 (фиг. 56).

В дальнейшем устройство работает

аналогичным образом, поддержива релаксационный процесс в блока 5 амплитудной селекции и формиру на каждом из его адресных выходов 19 импульсы такой скважности, что зар д всех конденсаторов

2 происходит практически равномерно и по истечении соответствующего времени напр жение на каждом из них практически достигает величины U2p, что приводит к по влению О на выходе компаратора 36 порогового элемента 14 (фиг. 5д), закрывающей коммутатор 11 и прекращающей зар дку батареи 1 накопительных элементов , а также поступающей на четвертые входы элементов И 6 и закрывающей их, прекраща шунтирование конденсаторов 2 резисторами 8, Кроме того, О с выхода компаратора 36 (фиг. 5д) поступает на вход 43 управлени коммутатора 37, подключа неинвертирующий вход 44 компаратора 36 к выходу источника 39 напр жени и снижа уровень срабатывани порогового элемента 14, что исключит дребезг коммутатора 11 при снижении напр жени на конденсаторах 2 вследствие их естественного саморазр да .

При подключении внешнего потребител к выходной шине 17 возникает ток в цепи конденсаторов 2, протекающий также через датчик 12 тока и вызывающий падение напр жени на нем (фиг. 5ж), поступающий на вход порогового элемента 13 и фиксирующий О на его выходе (фиг. 5з), закрывающий элементы И 6. При этом по мере разр да конденсаторов 2 напр жение на них уменьшаетс (фиг. 5а, б), причем наиболее быстро уменьшаетс напр жение на конденсаторе наименьшей емкости, в данном случае на конденсаторе 22 (фиг. 5а), и в некоторый момент напр жение на этом конденсаторе мен ет пол рность, что приводит к открыванию диода 91, преп тствующего перезар дке конденсатора 21 и замыкающего через себ цепь выходного тока устройства в целом. По мере разр да остальных конденсаторов 2 в соответствующий момент переключаютс другие диоды 9, обеспечива питание нагрузки до полного разр да конденсатора 2 с наибольшей емкостью , обеспечива передачу потребителю энергии

,2.

где Сб - суммарна емкость батареи, котора дл случа батареи 1 из двух конденсаторов 2 с номинальной емкостью Со и допусками АС составл ет

w-ttf -&:ЈЈ.

В процессе разр да конденсаторов 2 напр жение на информационном выходе 21 блока 5 амплитудной селекции становитс меньше напр жени источника 39 порогового элемента 14, на выходе которого в соответствующий момент формируетс 1 (фиг. 5д), открывающа коммутатор 11, поэтому при использовании тока внешнего потребител устройство автоматически .

переходит в режим накоплени энергии в батареи 1 дл последующих циклов разр да .

Использование в предложенном устройстве новых элементов в их св зи с известными узлами выгодно отличает его от известного, выбранного за прототип, так как позвол ет в тех же конденсаторах 2 баратеи 1 накопить большее количество энергии и полностью передать ее потребителю в

процессе разр дки.

Claims

Формула изобретени Устройство дл накоплени электрической энергии, содержащее батарею из включенных последовательно накопительных элементов, первый вывод которой соединен с выходой шиной устройства и через включенные последовательно ограничительный резистор и коммутатор с его входной шиной, отличающеес тем, что, с

целью увеличени эффективной энергоемкости , в него введены л диодов, п диффере- циальных усилителей, п ключей, п шунтовых резисторов, п элементов И, п элементов задержки , датчик тока, блок амплитудной селекции и три пороговых элемента, один из которых - с гистерезисом, причем второй вывод батареи накопительных элементов через датчик тока соединен с шиной нулевого потенциала и через первый пороговый

элемент - с первыми входами элементов И, выходы которых соединены с входами управлени ключей, первый вывод каждого из которых соединен с первым выводом соответствующего накопительного элемента, с

первым входом соответствующего дифференциального усилител и с первым выводом одного из диодое, второй вывод которого соединен с вторым входом того же дифференциального усилител , с вторым

выводом того же накопительного элемента и через один из шунтовых резисторов - с вторым выводом того же ключа, а выходы дифференциальных усилителей через соответствующие элементы задержки соединены с входами блока амплитудной селекции, адресные выходы которого соединены с вторыми входами элементов И, третьи входы которых соединены с входом управлени коммутатора и с входом второго порогового

элемента, выполненного с гистерезисом, вход которого соединен с информационным выходом блока амплитудной селекции, который через пороговый элемент соединен с четвертыми входами элементов И.

E-Q IF

%

гт

Я

К VK

I

-

/

5/

к .«

Р

гг

У

«

г

г

7 ч

F1

I

в

/

1«

/

,у

о

лг

У/

1991С91

Фиг.З

ПорогоЬый элемент

kl

ИИ

7

г

JP

Фае.1