SU1624458A1 - Device for logic circuit texting - Google Patents

Device for logic circuit texting Download PDF

Info

Publication number
SU1624458A1
SU1624458A1 SU884406148A SU4406148A SU1624458A1 SU 1624458 A1 SU1624458 A1 SU 1624458A1 SU 884406148 A SU884406148 A SU 884406148A SU 4406148 A SU4406148 A SU 4406148A SU 1624458 A1 SU1624458 A1 SU 1624458A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
information
connected respectively
trigger
Prior art date
Application number
SU884406148A
Other languages
Russian (ru)
Inventor
Михаил Анатольевич Шепелев
Виктор Александрович Анкудинов
Владимир Яковлевич Беленький
Сергей Васильевич Торбин
Original Assignee
Предприятие П/Я В-8772
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8772 filed Critical Предприятие П/Я В-8772
Priority to SU884406148A priority Critical patent/SU1624458A1/en
Application granted granted Critical
Publication of SU1624458A1 publication Critical patent/SU1624458A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  контрол  логических блоков, построенных на основе интегральных логических элементов Целью изобрете ни   вл етс  повышение достовер юсти контрол  С этой целью в устройство содер жащее блок управлени , генератор тестов датчик тока блок вычитани  и блок индикации введены цифроаналоговый преобртзо- ватель и блок анализа вькодных реакций, который к т, ОЧРО сжалого цифровой) °р5 разснчзтепь той гер м( льгисибрат.. :, i т чик постозцчу,с ri -isii м комп рат р 1 ф-лы 3 ипThe invention relates to the field of automation and computer technology and can be used to control logic blocks built on the basis of integrated logic elements. The purpose of the invention is to increase the reliability of control. To this end, the device contains a control unit, a test generator, a current sensor, a subtraction unit and a unit. the indications are entered into a digital-analog converter and a block of analysis of code reactions, which is a t, very compact digital) and p5 different types of text (Gergisibrat .., i tick posoztschu, with ri -isii m comprat p 1 f-ly 3 un

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть i „- пользовано дл  контрол  логических блоков , построенных на основе интегральных логических элементовThe invention relates to automation and computing and can be used for controlling logic blocks based on integrated logic elements.

Цель изобретени  - повышение достоверности контрол The purpose of the invention is to increase the reliability of control

На фиг 1 ппедставлена функциональна  схема устройства на фиг 2 - схема блока управлени , на фиг 3 - функциональна  схема блока анализа выходных реакцийIn Fig. 1, a functional diagram of the device in Fig. 2 is shown, the control unit diagram, in Fig. 3, a functional diagram of the output reaction analysis unit.

Устройство имеет (фиг 1) вход 1 начальной установки и содержит блок 2 управлени , генератор 3 тестов (блок пам ти) цифроаналоговый преобразователь 4 датчик 5 тока,блок 6 вычитани  бло 7 нэлиза выходных реакций блок 8 индикации, объект 9 контрол , а также имеет входы 10 и 11 блока 2 управлени , группу адресных выходов 12 блока 2, выходы 13 и 14 блока 2 управлени  выходы 15 16 генератора 3 вход 17 и выход 18 датчика 5 выход 19The device has (Fig. 1) an input 1 of the initial installation and contains a control block 2, a test generator 3 (memory block) a digital-to-analog converter 4 a current sensor 5, a block 6 for subtracting block 7 for output response reactions, an indication block 8, a control object 9, and also inputs 10 and 11 of control unit 2, group of address outputs 12 of unit 2, outputs 13 and 14 of unit 2 of control outputs 15 16 of generator 3, input 17 and output 18 of sensor 5, output 19

цифроанало оао о пр об азоьэтег 4, а гакже вьход 20 блока 7 анал а вычо -oix реакций 1 у грсмгтв  предикий t нdigital channel oao about pr azoetheg 4, and also input 20 block 7 analog and vycho-oix reactions 1 y grsmtv predicate t n

ДЛЯ ПОДа (И СИГНАЛ Л1уСК Г KOHTpubt,FOR POD (AND SIGNAL L1USK G KOHTpubt,

логических блоковlogical blocks

Бло 2 управлени  ит 2) триггер 21 Шмит1а три rep 22 ре-кима мультивибратор 23 распределии ль 24 им пульсов и счетчик 25 ьлокугр пр д- назначен дл  ьыработки адресных сиг пллов в генератор 3 (блок пам ти) при получ и сигнала го входа 1 а т жхе формироьг г,и  стробирующего сигнала подаваемого F блок 6, приема сигнала с вь хода блока б в виде разноити сигналов снммэемых с вы ходов блоков 5 и 4 и пр. преем ним полученным сигналом определенного уров н  выработки управл ющего сигнала в блоке 7 анализа выходных реакцийBlock 2 controls it 2) trigger 21 Shmit1a three rep 22 rec-mul multivibrator 23 distributes 24 pulses and a counter 25 skr pr-is assigned to work the address signals to generator 3 (memory block) at receiving and signal input 1 and the st forming of the gating signal of the supplied F block 6, the reception of the signal from the block b in the form of a difference of signals taken from the outputs of blocks 5 and 4, etc., the received signal of a certain level of control signal generation in block 7 analysis of output reactions

Блок ° ам ти (генер тор тесто) оед назначен дл  хранени  тестоьых данных дл  объекта д гностировтни  а также тA unit of amy (dough generator) oed is assigned for storing dough data for a diagnostic object as well as

мчmch

1C1C

формации в дискретной форме об эталонных ответах последнего. Входными сигналами блохг 3  вл ютс  сигналы с адресных выходов 12 блока 2.formations in discrete form about the latter’s reference responses. The input signals of the flea 3 are the signals from the address outputs 12 of block 2.

Цифроаналоговый преобразователь (ЦАП) 4 предназначен дл  преобразовани  информации и эталонных ответов объекта 9 контрол  из дискретной формы в аналоговуюA digital-to-analog converter (D / A converter) 4 is designed to convert information and reference responses of an object 9 of a control from discrete form to analog

Датчик 5 тока предназначен дл  преобразовани  значений тока, статически потребл емого объектом 9, о соответствующие значени  направлени  электрического токг, подаваемые о блок 6.The current sensor 5 is designed to convert the values of the current statically consumed by the object 9 to the corresponding values of the direction of the electric current supplied to the block 6.

Блок б вычитани  предназначен дл  вычитани  сигналов преобразовател  4 из сигналов датчика 5.The subtraction unit b is for subtracting the signals of the converter 4 from the signals of the sensor 5.

Блок 7 анализа выходных реакций предназначен дл  анализа значени  сигнала, по- ступающего с выхода блока 6 в сопоставлении его с определенной неисправности , и выдачи кода неисправности на вход блока 8. Блок 7 имеет вход управлени , по которому подаетс  сигнал, разрешающий или запрещающий работу блока.The output reaction analysis unit 7 is designed to analyze the value of the signal coming from the output of block 6 versus it for a specific fault, and issue a fault code to the input of block 8. Block 7 has a control input that sends a signal to either allow or block the operation of the block .

Блок 7 анализа выходных реакций (фиг.З) содержит аналого-цифровой преоб- азопэтепь 26, RS-триггер 27, мультивибратор 28. сметчик 29, посто нную пам ть 30 и компаратор 31, который имеет входы 32 и 33.The output reaction analysis unit 7 (FIG. 3) contains an analog-to-digital conversion 26, an RS flip-flop 27, a multivibrator 28. an estimator 29, a fixed memory 30, and a comparator 31, which has inputs 32 and 33.

Устройство работает следующим образом .The device works as follows.

Пс сигналу его входа 1 на установочный вход триггера 22 блока 2 триггер 22 устанавливаетс  в единичное состо ние и тем самым разоешэот работу мультивибратора 23. Импульсы, поступающие с мультивибратора 23, преобразовываютс  распределителем 2Л таким пбразом, что первый импульс поступает на вход счетчика 25, а второй импульс  вл етс  стробирующим дл  блока 6. Третий импульс поступает снова на оход счетчика 5. Четвертый импульс  вл етс  стрсбирующим и т.д.The PS signal of its input 1 to the setup input of the trigger 22 of the block 2, the trigger 22 is set to one and thus disrupts the operation of the multivibrator 23. The pulses coming from the multivibrator 23 are converted by the distributor 2L in such a way that the first pulse enters the input of the counter 25, and the second pulse is gating for block 6. The third pulse is sent again to the bypass of counter 5. The fourth pulse is skybing, etc.

Группа выходов 12 счетчика 25 соединена с адресным входом блока 3, поэтому изменение кодовой комбинации на выходах 12 приводит к инициализации различных  чеек пам ти блока 3 и по влению хран щейс  в них информации на выходах 15 и 16. При этом информаци , присутствующа  на выходе 15,  вл етс  тестовой дл  объекта 9, а информаци , присутствующа  на выходе 16, содержит данные о эталонных значе- ни х тока потреблени  объекта 9 на определенные тестовые воздействи .The group of outputs 12 of counter 25 is connected to the address input of block 3, therefore, changing the code combination at outputs 12 leads to initialization of different memory cells of block 3 and the appearance of information stored in them at outputs 15 and 16. At the same time, the information present at output 15 Is test for object 9, and the information present at output 16 contains data on the reference values of the current consumption of the object 9 for certain test effects.

Датуик 5 тока преобразует уровень тока , потребл емого объектом 9, в эквивалентный уровень напр жени , которыйDatuik 5 current converts the level of current consumed by the object 9 into an equivalent voltage level, which

поступает на вход 18 блока 6. На вход 19 блока 6 поступает аналоговый сигнал с выхода преобразовател  4, который преобразует информацию об эталонных реакци хis fed to the input 18 of the block 6. The input 19 of the block 6 receives the analog signal from the output of the converter 4, which converts information about the reference reactions

объекта 9 в заданные тестовые воздействи  (из дискретной формы в аналоговую). Блок 6 вычитает из первого операнда второй, и полученна  разность (при поступлении на стробирующий вход сигнала с выхода 14object 9 in the specified test actions (from discrete form to analog). Block 6 subtracts the second operand from the first operand, and the resulting difference (when a signal arrives at the gate input from output 14

0 блока 2) по вл етс  на его выходе 11. Триггер 21 при превышении полученной разностью определенного заранее заданного порога (посто нного дл  логических устройств единой серии, например, ТТЛ, ДТЛ0 block 2) appears at its output 11. Trigger 21 when the difference obtained exceeds a certain predetermined threshold (constant for logic devices of a single series, for example, TTL, DTL

5 и т.п.) срабатывает и на его выходе по вл етс  логический сигнал, который переключает триггер 22 в противоположное (нулевое) состо ние, запрещающее генерацию импульсов мультивибратором 23. Вы0 ход 12 триггера 22 ломимо этого передает сигнал Пуск преобразовател  26 блока 7, Преобразователь (АЦП) 26 преобразует информацию на входе 11 в дискретную форму и выдает сигнал Конец преобразовани .5, etc.) is triggered and a logic signal appears at its output, which switches the trigger 22 to the opposite (zero) state, prohibiting the generation of pulses by the multivibrator 23. Turn 0, the trigger 12 of the trigger 22 transmits this signal Starting the converter 26 of block 7 A converter (A / D converter) 26 converts the information at input 11 into a discrete form and outputs an End Conversion signal.

5 переключающий триггер 27 в единичное состо ние . Сигнал с выхода триггера 27 разрешаетгенерациюимпульсов мультивибратором 28, которые в свою очередь поступают на вход сметчика 29. Счет0 чик 29, подава  кодовые комбинации на адресные входы пам ти 30, управл ет процессом считывани  информации о возможных неисправност х объекта 9. При совпадении информации на входах 32 и 335 switching trigger 27 in one state. The output signal from trigger 27 allows the generation of pulses by multivibrator 28, which in turn arrive at the input of the estimator 29. Counter 29, supplying code combinations to the address inputs of memory 30, controls the process of reading information on possible faults of the object 9. When the information on the inputs 32 and 33

5 компаратор 31 выдает логический сигнал на вход сброса триггера 27, переключающий его в нулевое состо ние, запрещающее дальнейшую работу мультивибратора 28. Процесс считывани  информации из пам ти5, the comparator 31 outputs a logic signal to the reset input of the trigger 27, switching it to the zero state, prohibiting further operation of the multivibrator 28. The process of reading information from the memory

0 30 останавливаетс , и в блок 8 по выходу 20 поступает код неисправности объекта 9.0 30 stops, and in block 8, output 20 receives object fault code 9.

Дл  осуществлени  дальнейшего поиска неисправностей необходимо со входа 1 подать соответствующий логический сигTo perform further troubleshooting, you need to submit the appropriate logical signal from input 1

5 нал на установочный вход триггера 22.5 cash on the trigger setup input 22.

Следует заметить, что описанный процесс работы устройства дл  контрол  логических блоков происходит лишь при рассогласовании значений сигналов блоковIt should be noted that the described process of operation of the device for monitoring logical blocks occurs only when the values of the signals of the blocks

0 4 и 5. При их совпадении происходит последовательный процесс тестировани  объекта 9 и сравнени  полученных значений тока потреблени  с эталонным значением. При выполнении блока 3 пам ти легкосъемным0 4 and 5. When they coincide, a sequential process of testing the object 9 and comparing the obtained values of the current consumption with the reference value occurs. When executing memory block 3 easily removable

5 по вл етс  возможность быстрого перехода на другие типы объектов диагностировани .5 it becomes possible to quickly switch to other types of diagnostic objects.

Claims (2)

Формула изобретени  1. Устройство дл  контрол  логических блоков, содержащее блок управлени , генератор тестов, датчик тока, блок вычитани  и блок индикации, причем информационный вход генератора тестов соединен с первым выходом блока управлени , вход датчика тока  вл етс  входом устройства дл  под- ключени  к выходу объекта контрол , а выход датчика тока подключен к первому информационному входу блока вычитани , отличающеес  тем, что, с целью повышени  достоверности контрол , оно содержит цифроаналоговый преобразователь и блок анализа выходных реакций, который включает аналого-цифровой преобразователь , триггер, мультивибратор, счетчик, посто нную пам ть и компаратор, первый и второй информационные входы и выход которого соединены соответственно с информационным выходом аналого-цифрового преобразовател , первым информационным выходом посто нной пам ти и входом сброса триггера, установочный вход и выход которого подключены соответственно к выходу признака результата аналого-цифрового преобразовател  и входу мультивибратора, тактовый вход и инфор- мационный выход счетчика соединены соответственно с выходом мультивибратора и адресным входом посто нной пам ти, второй информационный выход которой подключен к входу блока индикации, первый информационный выход генератора тестов  вл етс  выходом устройства дл  подключени  к входу объекта контрол , вход запуска блока управлени   вл етс  входом начальной установки устройства, информационный вход и вход приращени  аналого- цифрового преобразовател  соединены соответственно с выходом блока вычитани  и вторым выходом блока управлени , второй информационный вход, вход операции и выход блока вычитани  подключены соответственно к выходу цифроаналогового преобразовател , третьему выходу и входу останова блока управлени , а вход цифроаналогового преобразовател  соединен с вторым информационным выходом генератора тестов.Claim 1. A device for controlling logical blocks comprising a control unit, a test generator, a current sensor, a subtracting unit and a display unit, wherein the information input of the test generator is connected to the first output of the control unit; the current sensor input is the input of the device for connecting the output of the control object, and the output of the current sensor is connected to the first information input of the subtraction unit, characterized in that, in order to increase the reliability of the control, it contains a digital-analogue converter and an analysis unit and output reactions, which includes analog-to-digital converter, trigger, multivibrator, counter, permanent memory and comparator, the first and second information inputs and output of which are connected respectively to the information output of the analog-digital converter, the first information output of the fixed memory and trigger reset input, the setup input and the output of which are connected respectively to the output of the sign of the result of the analog-digital converter and the multivibrator input, the clock input and the information input the meter stroke is connected respectively to the output of the multivibrator and the address input of the permanent memory, the second information output of which is connected to the input of the display unit, the first information output of the test generator is the output of the device for connection to the control object, the start input of the control unit is the input of the initial setup the device, the information input and the input increment of the analog-digital converter are connected respectively to the output of the subtraction unit and the second output of the control unit, the second the information input, the operation input and the output of the subtractor are connected respectively to the output of the digital-to-analog converter, the third output and the input of the control unit stop, and the input of the digital-to-analog converter is connected to the second information output of the test generator. 2. Устройство поп.1,отличающее- с   тем, что блок управлени  содержит триггер Шмитта, триггер режима, мультивибратор , распределитель импульсов и счетчик, тактовый вход и выход которого соединены соответственно с первым выходом распределител  импульсов и первым выходом блока , вход и выход триггера Шмитта подключены соответственно к входу останова и входу сброса триггера режима, установочный вход и выход которого соединены соответственно с входом запуска и вторым выходом блока, вход и выход мультивибратора подключены соответственно к выходу триггера режима и входу распределител  импульсов, второй выход которого  вл етс  третьим выходом б/тока.2. Pop-1 device, characterized in that the control unit contains a Schmitt trigger, a mode trigger, a multivibrator, a pulse distributor and a counter, a clock input and an output of which are connected respectively to the first output of the pulse distributor and the first output of the block, the trigger input and output Schmitt is connected respectively to the input of the stop and the reset input of the mode trigger, the setup input and the output of which are connected respectively to the start input and the second output of the block, the input and output of the multivibrator are connected respectively to Trigger Mode and move Valid pulse distributor, the second output of which is used to third output / current. 1515 16sixteen ЖУZHU ПP юYu / h /7/ 7 1818 19nineteen 11eleven ЦмFm 8eight Фиг.11 «о"about Фиг. 2FIG. 2 1313 11eleven 2626 го 3go 3 30thirty 3131 СWITH 2929
SU884406148A 1988-03-15 1988-03-15 Device for logic circuit texting SU1624458A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884406148A SU1624458A1 (en) 1988-03-15 1988-03-15 Device for logic circuit texting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884406148A SU1624458A1 (en) 1988-03-15 1988-03-15 Device for logic circuit texting

Publications (1)

Publication Number Publication Date
SU1624458A1 true SU1624458A1 (en) 1991-01-30

Family

ID=21367055

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884406148A SU1624458A1 (en) 1988-03-15 1988-03-15 Device for logic circuit texting

Country Status (1)

Country Link
SU (1) SU1624458A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 656064, кл G 06 F 11/26, 1977 Авторское свидетельство СССР № 1297060, кл G 06 F 11/26, 1987 *

Similar Documents

Publication Publication Date Title
SU1624458A1 (en) Device for logic circuit texting
SU1089568A1 (en) Information input device
RU1800447C (en) Device for checking parameters
SU603117A1 (en) Multichannel time interval-to-code converter
SU813327A1 (en) Device for testing electric and fibreoptics wiring
SU1381570A1 (en) Device for telemetering
SU935963A1 (en) Apparatus for testing printing mechanism
SU1758279A1 (en) Apparatus for measuring time period of limiting current by transistorized switching devices of ignition system
SU1179409A1 (en) Device for sporadic transmission of supervisory indication signals
SU1182504A1 (en) Address input device
SU824146A2 (en) Programme-control device
SU1529209A1 (en) Information input device
SU1083216A1 (en) Adaptive switching device for telemetric system
SU1126997A1 (en) Telemetric device
SU450955A1 (en) Measuring information system with data compression
SU745960A2 (en) Device for testing command instruments of autooperation lines
SU1081787A2 (en) Voltage-to-time interval converter
SU1596460A1 (en) Tracing a-d converter
SU746669A2 (en) Device for transmitting remote measurements
SU1732339A1 (en) Information input device
SU1478204A1 (en) Data input unit
SU1187113A1 (en) Apparatus for measuring thyristor parameters
SU696441A1 (en) Binary number comparing and converting device
SU1288702A1 (en) Device for checking analog objects
SU1287060A1 (en) Device for parameter checking of integrated circuits