SU1596389A1 - Address driver - Google Patents
Address driver Download PDFInfo
- Publication number
- SU1596389A1 SU1596389A1 SU884602747A SU4602747A SU1596389A1 SU 1596389 A1 SU1596389 A1 SU 1596389A1 SU 884602747 A SU884602747 A SU 884602747A SU 4602747 A SU4602747 A SU 4602747A SU 1596389 A1 SU1596389 A1 SU 1596389A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- driver
- address
- group
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике, а именно к блока адресации накопителей информации, и может быть применено в запоминающих устройствах с резервированием. Цель изобретени - снижение энергопотреблени и повышение надежности формировател . Формирователь содержит элементы И-НЕ 1 и 2, мажоритарный элемент 3, элементы НЕ 4. Поставленна цель достигаетс за счет использовани мажоритарного элемента 3, обеспечивающего необходимую дл программировани адресных дешифраторов разность напр жений. При этом отпадает необходимость в повышенном питании элементов адресного формировател . 3 ил.The invention relates to computing technology, in particular, to an addressing unit for information storage devices, and can be applied to redundant storage devices. The purpose of the invention is to reduce energy consumption and increase the reliability of the driver. The shaper contains the AND-1 elements 1 and 2, the majority element 3, the elements NOT 4. This goal is achieved by using the majority element 3, which provides the voltage difference necessary for programming the address decoders. This eliminates the need for increased power elements of the address shaper. 3 il.
Description
Изобретение относитс к вычислительной технике,а именно к схемам адресации цифровых накопителей, и может быть применено в запоминающих устройствах с резервированием .The invention relates to computing technology, in particular to addressing schemes for digital storage devices, and can be applied to redundant storage devices.
Цель изобретени - снижение энергопотреблени и повышение надежности формировател .The purpose of the invention is to reduce energy consumption and increase the reliability of the driver.
На фиг. 1 приведена структурна схема предлагаемого формировател ; на фиг. 2 вариант электрической схемы мажоритарного элемента; на фиг. 3 -схема адресного формировател с одной из чеек дешифратора .FIG. 1 shows the structural scheme of the proposed shaper; in fig. 2 version of the electrical circuit of the majority element; in fig. 3 is a circuit of the address forger with one of the cells of the decoder.
Адресный формирователь содержит элементы, И-НЕ 1 и 2, мажоритарный элемент 3, элементы НЕ 4.Address shaper contains the elements, AND-NOT 1 and 2, the majority element 3, the elements are NOT 4.
Мажоритарный элемент 3 может состо ть , например, из элементов ИЛ И 5, элемента И б, элемента НЕ 7. Элементы И 6 и НЕ 7 имеют управл ющие входы, по которым их выходы перевод тс в состо ние с высоким выходным сопротивлением. Эти входы объединены в управл ющий вход мажоритарного элемента, вл ющийс входом разрешени программировани формировател .The majority element 3 may consist, for example, of elements IL AND 5, element AND b, element HE 7. Elements AND 6 and HE 7 have control inputs through which their outputs are put into a state with high output impedance. These inputs are combined into the control input of the majority element, which is the input of the resolution of the programming of the driver.
Устройство предназначено дл формировани адресных сигналов на входы основного дешифратора 8 и резервного дешифратора микросхемы пам ти. Резервный дешифратор состоит из чеек 9, содержащих плавкие перемычки 10, с помощью которых осуществл етс программирование резервного дешифратора, элемент И 11, диоды 12.The device is designed to generate address signals to the inputs of the main decoder 8 and the backup decoder of the memory chip. The backup descrambler consists of cells 9 containing fusible bridges 10, with which the backup descrambler is programmed, element 11, diodes 12.
Кроме основной функции - формировани адресных сигналов на входы дешифраторов - адресный формирователь формирует напр жение программировани резервного дешифратора, необходимое дл пережигани перемычек 10.In addition to the main function — the generation of address signals to the inputs of the decoders — the address driver generates the programming voltage of the backup descrambler necessary to burn out the jumpers 10.
Формирователь работает следующим образом.The shaper works as follows.
В режиме программировани резервного дешифратора на вход разрешени программировани формировател подаетс уровень напр жени лог. 1. На аноды диодов 12 программируемой чейки 9 резервного дешифратора подаетс повышенный уровень напр жени , используемый только при программировании, необходимый дл пережигани перемычек 10.In the programming mode of the backup descrambler, the voltage level of the log is supplied to the input of the programming software of the driver. 1. The anodes of the diodes 12 of the programmable cell 9 of the backup descrambler are supplied with an increased voltage level, which is used only when programming, which is necessary for burning through the jumpers 10.
В каждый момент времени может пережигатьс только одна перемычка 10, так как пережигание производитс большим током. Если пережигать сразу несколько перемычек , то может перегореть шина питани микросхемы . Пережигание перемычек 10 каждой чейки 9 производитс последовательно . Дл определенности рассмотрим работу устройства при пережигании перемычки 10, соответствующей разр ду Ai. В этом случае на адресный вход А| подаетс Only one jumper 10 can be burned at a time, as the burning is performed by a large current. If we burn through several jumpers at once, the power supply bus of the microcircuit can burn out. Burning out the jumpers 10 of each cell 9 is performed sequentially. For definiteness, let us consider the operation of the device when burning the jumper 10, corresponding to the discharge Ai. In this case, to the address input A | served
логический сигнал, соответствующий значению 1-го разр да, записываемого в чейку 9 адреса. На все остальные входы, кроме i-ro, подаютс сигналы, инверсные сигналу на входе А|. При этом на входах мажоритарногоlogical signal corresponding to the value of the 1st bit, recorded in the cell 9 addresses. All other inputs, except i-ro, are signals inverse to the signal at input A |. At the same time at the inputs of the majority
элемента 3 оказываетс большинствосигналов , инверсных сигналу Ai, поэтому на егоelement 3 is the most inverse of the signal Ai, so on its
инверсном выходе будет сигнал Ai, а наthe inverse output will be the signal Ai, and on
пр мом - Ai. В результате на вторые входыdirect - Ai. As a result, the second entrances
элементов И-НЕ 1 и 2, относ щихс к 1-муelements and NOT 1 and 2, related to the 1st
разр ду, поступает така же информаци , котора была на их первых входах, т.е. в этом разр де адресный формирователь на своих выходах пропускает информацию, поступившую на соответствующий адресныйthe same information that was on their first inputs, i.e. In this section, the address driver misses information on its outputs to the corresponding address.
вход. На вторые входы элементов И-НЕ 1 и 2 разр дов, кроме 1-го, с выходов мажоритарного элемента 3 поступают сигналы, инверсные сигналам на их первых входах, тюэтому на выходах всех этих элементовentrance. The second inputs of the elements AND-NOT 1 and 2 bits, except the 1st, from the outputs of the majority element 3 receives signals inverse to the signals at their first inputs, therefore at the outputs of all these elements
И-НЕ 1 и 2 устанавливаетс высокий уровень лог. 1.AND-NOT 1 and 2 set a high level log. one.
Так как на аноды диодов 12 подан также высокий уровень, то перемычки 10, соответствующие разр дам, кроме 1-го, на данномSince a high level is also applied to the anodes of diodes 12, jumpers 10, corresponding to bits, except for the 1st, are at this
этапе программировани не пережжены. В i-M разр де на одном из выходов формировател установлен О, на другом 1 в соответствии с сигналом на входе А. Перемычка 10,на которую подан О с выхода 1-го разр да формировател , перегорает, а перемычка 10, на которую подана 1, остаетс целой, что и определ ет значение 1-го разр да адреса, записываемого в чейку 9 резервного дешифратора.programming stage is not burned through. In the iM bit, at one of the driver outputs, O is set, at the other 1, in accordance with the signal at input A. Jumper 10, to which O is fed from the output of the 1st bit of the driver, burns out, and jumper 10, to which 1 is fed, remains intact, which determines the value of the 1st bit of the address written in the cell 9 of the backup descrambler.
Адресный формирователь не требует дл своего функционировани повышенного напр жени питани , поэтому потребл ема им мощность невелика. Также повышаетс надежность формировател , так какThe address driver does not require an overvoltage of power for its operation, so the power it consumes is small. The reliability of the former is also increased, since
уменьшаетс веро тность пробо входных транзисторов.the likelihood of breakdown of the input transistors is reduced.
В рабочем режиме на вход разрешени записи адресного формировател подаетс сигнал О, по которому оба выхода мажоритарного элемента переход т в состо ние Г или в состо ние с высоким выходным сопротивлением независимо от сигналов на его информационных входах. В результате на выходы адресного формировател по всемIn the operating mode, the resolution input of the address shaper is given a signal O, through which both outputs of the majority element go to the state G or to the state with high output impedance regardless of the signals at its information inputs. As a result, the outputs of the address shaper for all
разр дам проходит информаци с его входов .I will pass information from his inputs.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884602747A SU1596389A1 (en) | 1988-11-09 | 1988-11-09 | Address driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884602747A SU1596389A1 (en) | 1988-11-09 | 1988-11-09 | Address driver |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596389A1 true SU1596389A1 (en) | 1990-09-30 |
Family
ID=21408208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884602747A SU1596389A1 (en) | 1988-11-09 | 1988-11-09 | Address driver |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596389A1 (en) |
-
1988
- 1988-11-09 SU SU884602747A patent/SU1596389A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US N; 4250570, кл. 365-200, опублик. 1981.Авторское свидетельство СССР № 1399816, кл. G 11 С 11 /40, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548225A (en) | Block specific spare circuit | |
US5978246A (en) | Content addressable memory device | |
US5134583A (en) | Nonvolatile semiconductor memory device having redundant data lines and page mode programming | |
US4905192A (en) | Semiconductor memory cell | |
KR940022845A (en) | Semiconductor memory and redundant address writing method | |
KR870009383A (en) | Semiconductor memory device with extra circuit | |
EP0090332B1 (en) | Semiconductor memory device | |
JP3112018B2 (en) | Semiconductor storage device having redundant memory | |
KR950002731B1 (en) | Redundant control circuit | |
KR960002368A (en) | Semiconductor Memory Device with Redundancy Function | |
KR920006974A (en) | Dynamic Semiconductor Memory Device | |
JPS61284897A (en) | Read-only-memory | |
JPH0778994B2 (en) | Semiconductor memory device | |
US4470133A (en) | Memory circuit having a decoder | |
SU1596389A1 (en) | Address driver | |
JP2596180B2 (en) | Semiconductor integrated memory circuit | |
JP3952259B2 (en) | DEFECT ADDRESS STORAGE CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE | |
US5952845A (en) | Semiconductor programmable test arrangement such as an antifuse ID circuit having common access switches and/or common programming switches | |
SU1596388A1 (en) | Address driver | |
JP2815099B2 (en) | Apparatus and method for page recall of data in non-volatile DRAM storage | |
US5802008A (en) | Word line driver in semiconductor memory device using a main decoder and a plurality of middle and sub-decoders | |
US6275443B1 (en) | Latched row or column select enable driver | |
JP3241302B2 (en) | Semiconductor storage device | |
SU1594605A1 (en) | Decoder | |
JP2973419B2 (en) | Semiconductor memory device |