SU1587595A2

SU1587595A2 - Analog memory device

Info

Publication number: SU1587595A2
Application number: SU884473138A
Authority: SU
Inventors: Вадим Викторович Меер; Владимир Иванович Нестеров; Александр Александрович Саганенко; Валерий Алексеевич Юдин
Original assignee: Предприятие П/Я А-3756; Рязанский Радиотехнический Институт; Электротехнический Завод Им.Х.Пегельмана
Priority date: 1988-08-10
Filing date: 1988-08-10
Publication date: 1990-08-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах обработки аналоговых сигналов в качестве устройства выборки и хранени мгновенных значений напр жений. Цель изобретени - повышение быстродействи . Дл этого в устройство введены два управл емых источника тока и два одновибратора. 2 ил.The invention relates to computing and can be used in analog signal processing systems as a device for sampling and storing instantaneous voltage values. The purpose of the invention is to increase speed. For this purpose, two controlled current sources and two single vibrators are introduced into the device. 2 Il.

Description

Изобретение относитс к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано в системах обработки аналоговых сигналов в качестве устройства выборки и хранени мгновенных значений напр жений и вл етс усовершенствованием устройства по основному авт.св. NS 1157574.The invention relates to computing technology, in particular, to storage devices, and can be used in analog signal processing systems as a device for sampling and storing instantaneous voltage values and is an improvement of the device according to the main author. NS 1157574.

Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 - временные диаграммы.FIG. 1 shows a functional diagram of the proposed device; in fig. 2 - time diagrams.

Устройство содержит дифференциал1|- ные усилители 1 и 2, ключи 3 и 4, накопительные элементы на конденсаторах 5 и 6, резистивные делители 7-9 напр жени , инвертирующий повторитель 10 напр жени , управл емые источники 11 и 12 тока, одно- вибраторы 13 и 14, информационный вход 15 устройства, управл ющий вход 16 уст- ройства и выходы 17 и 18 устройства.The device contains differential 1 | amplifiers 1 and 2, switches 3 and 4, storage elements on capacitors 5 and 6, resistive voltage dividers 7–9, inverting voltage follower 10, controlled sources 11 and 12 of current, single vibrators 13 and 14, device information input 15, device control input 16, and device outputs 17 and 18.

Устройство работает следующим образом ..The device works as follows.

В режиме выборки на делител 7 и на неинвертирующйй вход источника 11In the mode of sampling on the divider 7 and on the non-inverting input of the source 11

тока поступает входное напр жение устройства , на вход делител 8 и на неинвертирующий вход источника 12 тока-напр жение, равное по величине входному, но обратной пол рности. В течение интервала tb - времени выборки дифференциальный усили- ..; тель 1 охвачен двум цеп ми отрицательной с ;., обратной св зи через источники 11 и 12 тока в течение части зтого интервала te , через - делители 7 и 8 - в течение части этого интер- СЛ валадв . и через конденсаторы 5 и 6 - в QQ течени ё интервала txp времени хранени вы- xj борки сигнала. В основном устройстве на Qp| выходах усилител 1 устанавливаютс на- пр жени Ui7 и Ui8 равной величины и об- fj. ратные по знаку, пропорциональные входному напр жению устройства, т.е. па- , рафазные напр жени . Рабочий режим и симметрирование усилител 1 автоматиче- ски Поддерживаетс усилителем 2. При подаче сигнала выборки в виде короткого импульса на вход 16 одновибратор 13 формирует пыходной импульс продолжительностью te (эпюра Ui9, фигг.2), который. воздейству на входы источников 11 и 12 тока, включает их. Конденсаторы 5 и 6 перезар жаютс выходными токами IQ источников 11 и 12 тока, а процесс установлени напр жений Ui и Uie на выходах 17 и 18 контролируетс двум цеп ми отрицательной обратной св зи через источники 11 и 12 тока. Пример характера изменени выходного сигнала показан на эпюре U20 (крива А, фиг. 2). Однако в зависимости от ненулевого значени приведенного напр жени е смещени нул источников 11 и 12 тока сигнал U20 (аналогичное происходит и с сигналом Ui7) может быть смещен (пунктирные кривые Б и В соответствуют е О и е 0).the current is fed to the input voltage of the device, to the input of the divider 8 and to the non-inverting input of the current source 12 is a voltage equal to the input but reverse polarity. During the interval tb - sampling time differential effort-; Telegram 1 is covered by two chains of negative c; ..., feedback through current sources 11 and 12 during part of the interval te, through - dividers 7 and 8 - during part of this inter-interlacing system. and through capacitors 5 and 6 in QQ for the duration of the interval txp of the storage time of the signal output xj. In the main device on Qp | The outputs of amplifier 1 are set to a voltage Ui7 and Ui8 of equal magnitude and about-fj. sign, proportional to the input voltage of the device, i.e. pa-, phase-wise voltages. The operation mode and balancing of amplifier 1 is automatically supported by amplifier 2. When a sampling signal is applied as a short pulse to input 16, the single vibrator 13 forms a pulsed pulse of duration te (plot Ui9, figg.2), which. I act on the inputs of current sources 11 and 12, includes them. Capacitors 5 and 6 are recharged by the output currents IQ of current sources 11 and 12, and the process of establishing voltages Ui and Uie at outputs 17 and 18 is controlled by two negative feedback circuits through current sources 11 and 12. An example of the nature of the change in the output signal is shown in plot U20 (curve A, fig. 2). However, depending on the nonzero value of the reduced bias voltage zero of current sources 11 and 12, the signal U20 (the same happens with the signal Ui7) can be shifted (dotted curves B and C correspond to e O and e 0).

Таким образом, форсирование процесса выборки выходными токами источников 11 и 12 тока сопровождаетс непрогнозируемыми напр жени ми смещени . Дл их устранени источники .11 и 12 тока с окончанием действи сигнала Ui9 выключаютс сигналом одновибратора Uai, которым открываютс ключи 3 и 4 и накопленные на конденсаторах 5 и б напр жени (Ui7. и Uis) корректируютс благодар апериодическому перезар ду под контролирующим действием отрицательной обратной св зи через делители 7 и 8, Запомненные напр жени на интервале txp времени дополнительной погрешности от . источников смещени е не несут, а точность устройства оказываетс такой же. как в основном изобретении.Thus, forcing the sampling process by the output currents of current sources 11 and 12 is accompanied by unpredictable bias voltages. To eliminate them, the current sources .11 and 12 with the end of the signal Ui9 are turned off by the single vibrator signal Uai, which open the keys 3 and 4 and accumulated on the capacitors 5 and b voltage (Ui7. And Uis) are corrected due to aperiodic reload under the control action of the negative reverse connection through dividers 7 and 8, Memorized voltages on the txp time interval, additional error from. the displacement sources are not carried, and the accuracy of the device is the same. as in the main invention.

Положительный эффект в предлагаемом изобретении достигаетс следующим образом..A positive effect in the present invention is achieved as follows.

В основном изобретении переходной процесс перезар да конденсаторов 5 и 6 носит экспоненциальный характер, и его продолжительность определ етс посто нной RC времени, где R - сопротивление резистора делителей 7 и 8, С емкость конденсаторов 5 и 6. Предельные возможности усилител 1 по допустимой скорости нарастани выходного сигнала при этом совершенно не используютс . В предлагаемом устройстве нарастание сигналов Uie и Ui7 носит строго линейный характер со скоростью 1о/С, котора может быть доведена до предельной скорости нарастани выходного сигнала усилител 1. Это позвол ет резко сократить врем tb выборки и повы- 0 сить быстродействие устройства. Затрата времени хв на коррекцию вли ни е все же . определ етс зкспонентой перезар да с посто нной RC времени, как и в основном изобретении, но продолжительность интер- 5 вала гв относительно невелика, так как амплитуда корректируемого здесь напр жени много меньше напр жени полезного сигнала.In the basic invention, the transition process of recharging capacitors 5 and 6 is exponential, and its duration is determined by the constant RC time, where R is the resistance of the divider resistor 7 and 8, C is the capacitance of capacitors 5 and 6. Limit possibilities of amplifier 1 according to the allowable rate of rise the output signal is completely unused. In the proposed device, the rise of the signals Uie and Ui7 is strictly linear at a rate of 1o / C, which can be brought to the limiting rate of rise of the output signal of amplifier 1. This makes it possible to drastically reduce the sampling time tb and increase the speed of the device. Spending time xv on the correction effect is still. is determined by the exponential recharge with a constant RC time, as in the basic invention, but the duration of the interval of 5 GW is relatively small, since the amplitude of the voltage corrected here is much less than the voltage of the useful signal.

Формул а и 3 о бретени 0 Аналоговое запоминающее устройство по авт.св, ГФ 1157574, отличающеес тем, что, с целью повышени быстродействи , в него введены первый и второй управл емые источники тока и последовательно 5 включенные первый и второй одновибрато- ры, вход первого одновибратора вл етс управл ющим входом устройства, выход второго одновибратора соединен с управл ющими входами ключей, выход первого од- 0 новибратора соединен с управл ющими входами управл емых источников тока, информационные входы первого управл емого источника тока соединены с входом инвертирующего повторител напр жени 5 и с первым выходом третьего резистивного делител напр жени соответственно, информационные входы второго резистивного делител напр жени соединены с выходом инвертирующего повторител напр жени 40 и с вторым выходом третьего резистивного . делител напр жени .Formulas a and 3 for brevity 0 Analog storage device according to the author, GF 1157574, characterized in that, in order to improve speed, the first and second controlled current sources and 5 connected in series first and second single-frequency inputs were introduced into it the first one-shot is the control input of the device, the output of the second one-shot is connected to the control inputs of the keys, the output of the first single-shot is connected to the control inputs of the controlled current sources, the information inputs of the first controlled source Single connected to the inverting input of the repeater 5 and the voltage to the first output of the third resistive voltage divider respectively, the data inputs of a second resistive voltage divider connected to the output of inverting voltage follower 40 and to the second output of the third resistor. divider voltage.

Claims

Claim

Auto Storage Analog GF 1157574, characterized in that, in order to improve performance, the first and second controlled current sources and the first and second single vibrators are connected in series, the input of the first single vibrator is the control input of the device, the output of the second single vibrator is connected to the control inputs of the keys, the output of the first single vibrator connected to the control inputs of controlled current sources, the information inputs of the first controlled current source are connected to the input of the inverting voltage follower and to the first output the house of the third resistive voltage divider, respectively, the information inputs of the second resistive voltage divider are connected to the output of the inverting voltage follower and to the second output of the third resistive voltage divider.

Lee)