SU1584101A1 - Трехканальный мажоритарный элемент - Google Patents

Abstract

Изобретение относитс  к автоматике и телемеханике и может быть использовано в резервированных системах управлени  реверсивным электроприводом в системах автоматики, телемеханики, информационно-измерительной техники. Цель изобретени  - повышение выходной мощности, КПД, надежности и расширение функциональных возможностей устройства. Устройство содержит три основных операционных усилител , основные мажоритарные блоки отрицательной и положительной пол рностей. Дл  достижени  цели в устройство введены в каждый канал инвертор, дополнительные мажоритарные блоки положительной и отрицательной пол рностей, операционный усилитель контрол , резистивные делители и новые функциональные св зи. 1 ил.

Description

(Л

с

Изобретение относитс  к автоматике и электротехнике и может быть использовано в резервированных системах управлени  реверсивным электроприводом в системах автоматики, телемеханики , информационно-измерительной технике .

Целью изобретени   вл етс  повышение выходной мощности, КПД, надежности и расширение функциональных возможностей элемента.

На чертеже представлена схема предлагаемого элемента.

Трехканальный мажоритарный элемент содержит в каждом канале основной операционный усилитель 1 (2,3), общие дл  всех каналов основные мажоритар- ные блоки отрицательной 4 и положительной 5 пол рностей, дополнительные мажоритарные блоки положительной 6 и отрицательной 7 пол рностей и в каждом канале инвертор 8 (9, 10), операционный усилитель 11 (12, 13) контрол . Кроме того, элемент содержит резистивные делители 14 и 15 напр жени  соответственно в инвертирующих к неинвертирующих трактах основных Ъпера- ционных усилителей 1-3, а также реверсивные делители 16 и 17 напр жени  соответственно в инвертирующем и неинвертирующем трактах операционных усилителей 11-13 контрол . Каждый основной мажоритарный блок 4 и 5 содержит шесть включенных попарно последовательно ключевых элементов 18-23 и 24-29, соответственно, каждый дополнительный мажоритарный блок 6 и 7 содержит по три ключевых элемента 30-32 и 33-35 соответственно. Каждый ключевой элемент 18-23 и 24-29 мажоритарных блоков 4 и 5 выполнен на транзисторе 36 типа n-p-п и содержит первый 37 и

ел

второй 38 диоды, катодами поцклкси и- ные к базе транзистора 36, а анидами: один (38) - к общей шине, а второй (37) через токозадающий резистор 39 - к входу соответствующего элемента. Коллекторы транзисторов 36 первых 18 и 24, третьих 20 и 26 и п тых 22 и 28 ключевых элементов соответственно в основных мажоритарных блоках . отрицательной 4 и положительной 5 пол рностей непосредственно соединены между собой, эмиттеры транзисторов вторых 19 и 25, четвертых 21 и 27 и шестых 23 и 29 ключевых элементов соответственно в основных мажоритарных блоках отрицательной 4 и положительной 5 пол рностей через стабилизирующие резисторы 40 подключены к общей шине.

Каждый ключевой элемент 30-32 и 33- 35 дополнительных мажоритарных блоков 6 и 7 соответственно выполнен на двух последовательно включенных транзисторах 41 и 42 типа п-р-п, содержит первый 43 и второй 44 резисторы, пер7 вые выводы которых соединены с входом соответствующего элемента, первую 45 вторую 46, третью 47 пары последовательно включенных диодов, перва  пара диодов 45 в пр мом направлении по отношению к источнику питани  включена между первыми выводами первого 43 и второго 44 резисторов и базой первого транзистора 41 соответствующего ключевого элемента, втора  пара 46 - в обратном направлении по отношению к источнику питани  включена между эмиттером второго транзистора 42 и входом соответствующего элемента, а треть  пара 47 в обратном направлении по отношению к источнику питани  включена между выходом этого элемента и источником питани , при этом первый 43 из резисторов вторым выводом подключен к шине питани , а второй 44 - к базе второго транзистора 42, эмиттер кото- рого через выходной резистор 48 подключен к входу этого элемента. Коллекторы первых транзисторов 41 одного из ключевых элементов 30-32 и 33-35 через включенный в пр мом направлении диод 49 соединены с шиной питани .

Резистивные делители 14 напр жени  инвертирующих трактов о сновных операционных усилителей 1-3 содержат последовательно включенные подстроеч- ный резистор 50, масштабный резистор 51 отрицательной обратной св зи и резистор 52 кратности делени , первым выводом подключенный к общей шине. Точка соединени  резисторов 51 и j±

подключена к точке соединени  инвертирующего входа соответствующего основного операционного усилител  1-3 и соответствующего входного резистора 53.

Резистивные делители 15 напр жени  неинвертирующих трактов основных опе рационных усилителей 1-3 содержит последовательно соединенные первыми выводами масштабный резистор 54 и резистор 55 кратности делени , второй вывод которого соединен с обшей шиной, а первые выводы резисторов 5ц и 55 подключены к неинвертирующему входу соответствующего операционного усилнQ тел  1-Т.

Резистиьаые делители 16 напр жени  инвертирующих трактов операционных усилителей 11-13 контрол  содержат последовательно включенные подстроеч5 ный резистор 56, входной масштабный резистор 57, резистор 58 кратности целени , свободным выводом подключенный к общап шине. Обща  точка соединени  резисторов 57 и 58 подключена к общей точке соединени  резистора 59 местной отрицательной обратной св зи и инвертирующего входа соответствующего усилител  11-13 контрол .

Резистивные делители 17 напр жени  неинвертирующих трактов операционных усилителей 11-13 контрол  содержат последовательно включенные масштабный резистор 60 и резистор Ь1 кратности делени  свободным выводом соединенный с общей шиной. Обща  точка соединени  резисторов 60 ч 61 подключена к неинвертирующему входу соответствующего усилител  11-13 конт-1 рол .

Инверторы 8-9 выполнены, например, по схеме инвертирующего операционного усилител , имеющего единичный коэффициент передачи, с масштабным входным резистором 62, резистором 63 отрицательной обратной св зи и выравнивающим проводимости в цеп х инвертирующего и неинвертирующего входов соответствующего операционного усилител  резистором 64.

5 Элемент управл ет нагрузкой 65, например индуктивно-активным сопротивлением электродвигател  посто нного тока.

0

5

0

5

0

Выходы основных операционных усилителей 1-3 подключены к входам ключевых элементов основного мажоритарного блока 4 отрицательной пол рности, причем выход первого основного операционного усилител  1 подключен к входам первого 18 и шестого 23 ключевых элементов, выход второго усилител  2 - к входам второго 19 и третьего 20 ключевых элементов, выход третьего усилител  3 - к входам четвертого 21 и п того 22 ключевых элементов. Входы первого 8, второго 9 и третьего 10 инверторов соединены с выходами соответствующих усилителей 1-3, а их выходы - соответственно с входами второго и п того, третьего и шестого, первого и четвертого ключевых элементов основного мажоритарного блока положительной пол рности. Входы и выходы ключевых элементов 30-32 и 33-35 каждого из дополнительных мажоритарных блоков 6 и 7 соответственно поблочно объединены и подключены: входы ключевых элементов 33-35 мажоритарного блока 7 отрицательной пол рности - к общей точке соединени  коллекторов транзисторов ключевых элементов 24, 26 и 28 основного мажоритарного блока 5 положительной пол рности, выходы ключевых элементов 33-35 - к первому выводу нагрузки 65 и через соответствующие резистивные делители 15 напр жени  к неинвертирующему входу основного операционного усилител  1-3 соответствующего канала. Входы ключевых элементов 30-32 дополнительного мажоритарного блока 6 положительной пол рности подключены к общей точке соединени  коллекторов транзисторов ключевых элементов 18, 20 и 22 основного мажоритарного блока 4 отрицательной пол рности, а выходы этих ключевых элементов 30-32 - к второму выводу нагрузки 65 и через соответствующие резистивные делители 17 напр жени  к неинвертирующмм входам операционных усилителей 11-13 контрол  соответствующего канала. Эмиттеры вторых транзисторов 42 ключевых элементов 33-35 дополнительного мажоритарного блока 7 отрицательной пол рности через соответствующие делители 14 напр жени  подключены к инвертирующему входу основных операционных усилителей 1-3 соответствующего канала. Эмиттеры вторых транзисторов 42 ключевых элементов 30-32 дополнительного мажори0

5

0

5

0

5

0

5

0

5

тарного блока 6 положительной пол рности через соответствующие делители 16 напр жени  подключены к инвертирующим входам операционных усилителей 11-13 контрол  соответствующего канала.

Элемент работает следующим образом .

После подачи питающих напр жений трехканальный мажоритарный элемент выдел ет средний по величине из трех входных сигналов. Принцип действи  элемента основан на создании провод щего тракта дл  сигнала одного из резервированных основных операционных усилителей 1-3, имеющего среднее значение коэффициента передачи.

Пусть таким усилителем  вл етс  операционный усилитель 2. На входе этого усилител  устанавливаетс  такое напр жение, при котором потенциал на его инвертирующем входе равен нулю. Любое отклонение от этого потенциала о т нул  приводит к противоположному по пол рности и значительному по величине изменению напр жени  на его выходе . Наличие общей отрицательной обратной .св зи дл  трех основных операционных усилителей приводит к тому, что в линейном режиме всегда работает только операционный усилитель 2, имеющий среднее значение выходного сигнала , а операционные усилители в других каналах работают в режиме насыщени , например на выходе операционного усилител  1 - максимальный положительный сигнал UHac oy,, а на выходе операционного усилител  3 - максимальный отрицательный сигнал -U HC(Ci 0 3 При этом реверс тока в высокоомной активно-индуктивной нагрузке 61 осуществл етс  автономными трактами управлени  отрицательной и положительной пол рности. В тракт формировани  тока отрицательной пол рности при отрицательном входном сигнале вход т основные операционные усилители 1-3, ключевые элементы 18-23 основного мажоритарного блока отрицательной пол рности , ключевые элементы 33-35 дополнительного мажоритарного блока 7.

В тракт формировани  тока нагрузки положительной пол рности при положительном входном сигнале вход т основные операционные усилители 1-3, инвертор 8-9, ключевые элементы 24-29 основного положительного мажоритарного блока 5, ключевые элементы 30-32

дополнительного положительного мажоритарного блока 6. Начальна  рабоча  точка ключевых элементов 30 и 35 дополнительных мажоритарных блоков задаетс  первым 43 и вторым 44 резисторами этих элементов. При этом соответствующие транзисторы 41 и 42 наход тс  в режиме насыщени . Диоды 45, |сто щие в базах транзисторов 41, ис- |ключает взаимовли ние транзисторов 41 |и 42 одного на другой, обеспечива  |режим насыщени  обоих транзисторов в «исходном состо нии.

Предположим, что на входах основ- |ных операционных усилителей 1 и 2 от- |сутствует входной сигнал, т.е. и SK А ивх. Б 0 на ВХ°Д третьего основного операционного усилител  3 подаетс  максимальный положительный

В этом случае

20

сигнал U8X, Б UgX BMC, потенциалы в схеме устанавливаютс  таким образом, что суммарный ток утечки транзисторов через нагрузку 65 практически равен нулю. При отработке ну- 25 левого входного сигнала в этом случае участвуют не только ключевые элементы основного мажоритарного блока 5 положительной пол рности и ключевые эле- менты дополнительного мажоритарного ™ блока 6 положительной пол рности, но и ключевые элементы основного 4 и дополнительного 7 блоков отрицательной пол рности взаимно компенсирующие токи утечки транзисторов, вход щих в состав элемента.

При помощи подстроечных резисторов 50 и 56 соответствующих делителей 14 и 16 напр жени  при выбранных номиналах выходных резисторов 48 ключевых элементов 30-32 и 33-35 дополнительных мажоритарных блоков 6 и 7, масштабных резисторов 51 отрицательной обратной св зи и входных резисторов 63 соответственно усилителей 1-3, устанавлива4Ь

.40

етс  допустимое значение нулевого (начального) тока нагрузки 65.

Аналогично элемент работает при всех возможных комбинаци х нулевых сигналов ив„.д, и.Б, Ugx g на входах.

В случае различных величин сигналов 0 положительной пол рности на входах, например U 9х.л U ВХ.Б U ex. a , ключевые элементы 18 и 25, управл емые усилителем 1, закрываютс , ключевые элементы 21 и 22, управл емые усшш- 55 телем 3, закрываютс , ключевые эле- | менты 19 и 20, управл емые усилителем 2t также закрываютс . Таким образом,

r

0

5

Ь

0

0 5

при положительной пол рности входного сигнала в блоке 4 нет ни одной провод щей ток ветви. В это же врем  клк чевые элементы 28 и 25, управл емые усилителем 1 через инвертор 8, открываютс , ключевые элементы 27 и 24, управл емые усилителем 3 через инвертор 10, закрываютс , а ключевые элементы 22 и 25, управл емые усилителем 2 через инвертор 9, работают в линейном ражиме.

В блоке 5 образуетс  провод ща  ветвь из ключевых элементов 28 и 29. Через нагрузку по тракту источник питани  +Е, параллельно включенные открытые транзисторные ключевые элементы 30-32 блока 6, выходные резисторы 48 и последовательно включенные диоды 46 ключевых элементов 33-35, ключевые элементы 28 и 29 протекает ток, определ емый входным сигналом усилител  2. При этом за счет падени  напр жени  на диодах 46 транзисторы ключевых элементов 33-35 запираютс . Таким образом, при протекании через нагрузку 65 тока положительной пол рности все ключевые элементы 33-35 дополнительного отрицательного мажоритарного блока 7 наход тс  в режиме отсечки и практически не потребл ют мощности от источника питани  +Е.

Аналогично элемент работает при отрицательной пол рности входных сигналов U 6Х А , U ex. e Ugx.B. В этом случае через нагрузку 65 протекает ток, отрицательной пол рности, определ емый входным напр жением усилител  2. При изменении знака тока в нагрузке 65 запираютс  ключевые элементы 30-32 блока 6, а ключевые элементы 33-35 блока 7 работают в режиме насыщени .

Claims (1)

1. Формула изобретени 

   Трехканальный мажоритарный элемент, содержащий в каждом канале основной операционный усилитель, первый вход которого подключен к точке соединени  двух последовательно включенных резисторов - входного, подключенного к входной шине, и масштабного отрица- - тельной обратной св зи, основные мажоритарные блоки отрицательной и положительной пол рностей, каждый из которых содержит шесть ключевых элементов , соединенных попарно последовательно , выходы основных операционных усилителей подключены к входам

   ключевых элементов основного мажоритарного блока отрицательной пол рности , выполненных на транзисторах типа n-p-п, выход первого основного операционного усилител  подключен к входам первого и шестого ключевых элементов, выход второго основного операционного усилител  - к ыходам второго и третьего ключевых элементов, выход третьего основного операционного уси- гител  - к входам четвертого и п того ключевых элементов, отличающийс  тем, что, с целью повышени  выходной мощности, КПД, надежное- гьи и расширени  функциональных возможностей , первые входы основных операционных усилигелей каждого канала  вл ютс  инвертирующими, введены в каждый канал инвертор, вход которого соединен с выходом основного опера- циош ого усилител  соответствующего KiiiiJia, дополнительные мажоритарные f тоги отрицательной и положительной пол iriiocieTi, содержащие каждый три ключевых эпемента, по одному элементу в каждо-ч канале, выполненному на первом и втором последовательно соединенных транзисторах типа n-p-п, три операционных усилител  контрол , no одному в каждом канале, резистивные делители напр жени  в инвертирующих и неинвертирующих трактах основных операционных усилителей и усилителей контрол , ключевые элементы основного мажоритарного блока положительной пол рности выполнены на транзисторах типа ti-p-n, входы второго и п того из которых подключены к выходу первого инвертора, третьего и шестого - к выходу второго инвертора, первого и четвертого - к выходу третьего инвертора , коллекторы транзисторов первого третьего и п того ключевых элементов в каждом из основных мажоритарных блоков непосредственно соединены между собой, а эмиттеры второго, четвертого и шестого ключевых элементов через стабилизирующие резисторы обратной св зи подключены к общей шине, входы и выходы ключевых элементов каж дого из дополнительных мажоритарных блоков, соответственно поблочно объединены и подключены: входы ключевых элементов дополнительного мажоритарного блока отрицательной пол рности - к общей точке соединени  коллекторов ключевых элементов основного мажоритарного блока положительной пол рнос

   f. 5 Q О 5

   5

   5

   ти, выходы ключевых элементов - к первому выводу нагрузки и через соответствующие резистивные делители напр жени  к второму неинвертирующему входу основного операционного усилител  соответствующего канала, входы ключевых элементов дополнительного мажоритарного блока положительной пол рности - к общей точке соединени  коллекторов ключевых элементов основного мажоритарного блока отрицательной пол рности , а выходы этих ключевых элементов - к второму выходу нагрузки и через соответствующие реэистирные делители напр жени  к неинвертчрую- щему входу операционного усилител  контрол  соответствующего канала, эмиттеры вторых транзисторов каждого из ключевых элементов дополнительных мажоритарных блоков положительной и отрицательной пол рностей объединены внутри каждого блока и подключены: эмиттеры вторых транзисторов ключевых элементов дополнительного мажоритарного блока отрицательной пол рности через соответствующие делители напр жени  - к первому входу основного операционного усилител  соответствующего канала, эмиттеры вторых транзисторов ключевых элементов дополнительного мажоритарного блока положительной пол рности через соответствующие делители напр жени  - к инвертирующему входу операционного усилител  контрол  соответствующего канала, эмиттер второго транзистора каждого из ключевых элементов дополнительных мажоритарных блоков подключен к выходу этого элемента через выходной резистор и к входу через первую пару диодов, последовательно соединенных в обратном направлении по отношению к источнику питани , а коллектор первого транзистора каждого из ключевых элементов дополнительных мажоритарных блоков через включенный в пр мом направлении третий диод соединен с вшной питани ,каждый ключевой элемент основных мажоритарных блоков содержит первый и второй диоды, подключенные катодами к базе транзистора, а анодами первый - к общей шине, а второй через токозадающий резистор - к входу этого элемента, каждый ключевой элемент дополнительных мажоритарных блоков положительной и отрицательной пол рностей дополнительно содержит первый и второй резисторы, первые выводы

   которых соединены с входом элемента, вторую, третью пары последовательно включенных диодов, втора  пара диодов в пр мом направлении по отношению к источнику питани  включена между первыми выводами первого и второго резисторов и базой первого транзистора ключевого элемента, а треть  в обратном

   flx.6 IS

   направлении по отношению к источнику питани  включена между выходом ключевого элемента и шиной питани , второй вывод первого резис-ора подключен к шине питани , второй вывод второго резистора вторым выводом - к базе второго транзистора данного элемента.

   8. 8