SU1536442A1 - Накопитель - Google Patents

Abstract

Изобретение относитс  к вычислительной технике ипредназначено дл  использовани  в цифровых системах пам ти на бипол рных транзисторах. Цель изобретени  - повышение надежности накопител  - достигаетс  за счет изменени  св зей ключевого элемента и элементов предотвращени  ложной записи накопител , который приобретает функцию формировани  опорного уровн  считывани , что обеспечивает высокую степень соответстви  уровн  считывани  уровню напр жени  в выбранном элементе пам ти в услови х воздействи  внешних дестабилизирующих факторах и разброса параметров компонентов. 1 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в цифровых схемах пам ти на бипол рных транзисторах.

Цель изобретени  - повышение надежности накопител ,

На чертеже представлена схема накопител  .

Накопитель содержит матрицу элементов 1 пам ти и элементы 2 предотвращени  ложной записи, каждый из которых состоит из ключевого элемента 3 на двухэмиттерном транзисторе и элемента 4 смещени  на резисторе, шину 5 напр жени  смещени  накопител , входы 6 словарной выборки, информационные входы-выходы 7 и 8 столбца накопител , нагрузочные элементы 9 и 10 на транзисторах, входы 11 тока хранени  и нагрузочные элементы 12 и 13 на резисторах.

Накопитель работает следующим образом .

В режиме записи информации выборка нужного элемента 1 осуществл етс  посредством повышени  потенциала иа входе 6 соответствующей строки матрицы и включени  тока записи в один из входов-выходов 7, 8 соответствующего столбца матрицы. Ток записи включаетс  в тот вход-выход 7, 8, к которому подключен эмиттер управлени  элементов 9 или 10 выбранного элемента 1, у которого в соответствии с поступающей информацией в результате записи на базе должен установитьс  высокий потенциал. Уровень напр жени  на шине 5 накопител  равен напр жению на входах 6 невыбранных строк матрицы, этот уровень лежит ниже нижнего уровн  напр жени  на базах элементов 9 и 10 выбранного элемента 1. Таким образом , среди элементов 3, 9 и 10, эмиттеры которых подключены к входу- выходу 7, 8с включенным током записи , самый высокий потенциал на базе

(Л

у элементов 9 или 10 выбранного элемента 1 не зависит от его состо ни  и, следовательно, ток записи ответвитс  в эмиттер этого элемента, что приведет к установке выбранного элемента 1 в требуемое состо ние. В режиме считывани  информации выборка строки матрицы, содержащей нужный (элемент 1, осуществл етс  аналогично режиму записи, на шине 5 устанавли- |Ваетс  напр жение, равное напр жению на входе 6 выбранной строки матрицы, а дл  выборки нужного столбца матрицы в соответствующие входы-выходы 7, 8 включаютс  токи считывани . Ток считывани , включенный в узел, соответствующий эмиттеру управлени  элементов 9 или 10 выбранного элемента 1 с низким уровнем напр жени  на базе , протекает в соответствующем эмиттере элемента 3 элемента 2, так как в момент включени  тока считывани  этот элемент имеет самый высокий базовый потенциал. Ток считывани , включенный в узел, соответствующий элементу 9 или 10 выбранного элемента с высоким базовым потенциалом, по завершении формировани  уровн  напр жени  на базе элемента 3 целиком протекает в выбранный элемент 1. В результате описанного распределени  токов считывани  на входах-выходах 7, 8 выбранного столбца матрицы сформируютс  логические напр жени  в соответствии с состо нием выбранного элемента 1. На входе-выходе 7, 8, где ток считывани  протекает в элементе 3, формируетс  напр жение низкого логического уровн , равное напр жению на базе элемента 3 минус напр жение между базой и соответствующим эмит- тером элемента 3, а на другом входе- выходе 7, 8 формируетс  напр жение высокого логического уровн , равное высокому базовому уровню в выбранном элементе 1 минус напр жение между базой и эмиттером соответствующего элемента 9 или 10.

Элементы 2 выполн ют две функции - формирование информационной разности потенциалов на информационных входах- выходах 7, 8 и предотвращение включени  тока считывани  в элементы 9 или 10 выбранного элемента 1, что может привести к ложной записи. Наиболее

0

5

0

5

0

5

0

5

оптимальное выполнение обеих функций в данном устройстве достигаетс  в том случае, когда базовое напр жение элемента 3 занимает средний уровень между высоким и низким уровн ми напр жений в выбранном элементе 1. Дл  обеспечени  такого соотношени  необходимо подобрать величину сопротивлени  элемента 4. При использовании в накопителе элементов 1 с реэистивны- ми нагрузками сопротивление элемента 4 равно половине номинального сопротивлени  нагрузочных элементов 12 и 13.

Таким образом, предлагаемый.накопитель обладает по сравнению с известными более высокой устойчивостью к разбросу параметров компонентов, что позвол ет повысить надежность его работы в услови х воздействи  внешних дестабилизирующих факторов и технологичность при производстве. Применение накопител  наиболее целесообразно в интегральных микросхемах ОЗУ малой информационной емкости, содержащих элементы пам ти с линейными нагрузками, например в ИС ОЗУ типа К1500РУ073 емкостью 64x4 бит.

Claims (1)

1. Формула изобретени 

   Накопитель, содержащий матрицу элементов пам ти, элементы предотвращени  ложной записи, каждый из которых состоит из ключевого элемента на двухэмиттерном транзисторе и элемента смещени  на резисторе, первый и второй выводы которого подключены соответственно к базе двухэмит- терного транзистора ключевого элемента и шине напр жени  смещени  накопител , в каждом столбце матрицы первые и вторые информационные входы-выходы элементов пам ти подключены соответственно к первому и второму эмиттерам двухэмиттерного транэисто- ра ключевого элемента соответствующего элемента предотвращени  ложной записи, отличающийс  тем, что, с целью повышени  надежности накопител  , в каждом элементе предотвращени  ложной записи коллектор двухэмиттерного транзистора ключевого элемента подключен к его базе.