SU1524071A1

SU1524071A1 - Устройство дл усреднени импульсной последовательности

Info

Publication number: SU1524071A1
Application number: SU884392566A
Authority: SU
Inventors: Петр Петрович Драбич
Original assignee: Физико-механический институт им.Г.В.Карпенко
Priority date: 1988-03-15
Filing date: 1988-03-15
Publication date: 1989-11-23

Abstract

Изобретение относитс к автоматике и информационно-измерительной технике и может быть использовано, в частности, в аэроэлектроразведочной аппаратуре, а также в аппаратуре дл исследовани скважин методом вызванной пол ризации. Целью изобретени вл етс повышение точности за счет предварительного интегрировани входного сигнала в заданном числе измерительных стробов. Устройство содержит распределитель импульсов 1, ключ 2, масштабирующий резистор 3, ключ 4, двунаправленный коммутатор 5, блок 6 интегрирующих конденсаторов, мультиплексоры 7 - 9, демультиплексоры 10, 11, дифференциальные операционные усилители 12, 13, блок 14 накопительных конденсаторов, разр дный дозирующий конденсатор 15. Устройство производит интегрирование в заданном числе измерительных строб-импульсов бипол рных информационных импульсов напр жени , осложненных случайной помехой, с последующим весовым усреднением результата интегрировани , т.е. осуществл ет оптимальную обработку импульсных стохастических сигналов, за счет чего увеличиваетс отношение сигнал/помеха на выходе устройства. 4 ил.

Description

1чЭ

О --ч

Изобретение относитс к автоматике и информационно-измерительной технике и может быть использовано в частности , в аэроэлектроразведочной аппа- ратуре, а также в аппаратуре дл ис- следованид скважин методом вызванной пол ризации.

Целью изобретени вл етс повышение точности за счет предваритель- него интегрировани входного сигнала в заданном числе измерительных стробов .

Ключ 2 и коммутатор 5 перевод тс в противоположное исходному (фиг. состо ние потенциалом логического О, Этим же потенциалом открываютс каналы мультиплексора 3 и демульти- плексора 11. Ключ 4 закрываетс потенциалом логической 1 и зтим же

На фиг,I представлена функциональна схема устройвтва; на фиг.2 - эпю- 15 потенциалом открываютс каналы муль- ры импульсов напр жени , по сн ющие работу устройства: на фиг.З - распределитель импульсов; на фиг,4 - эпюры импульсов, по сн ющие принцип функционировани распределител , 20

Устройство дл усреднени импульсной последовательности состоит из пределител 1 импульсов, первого ключа 2, масштабирующего резистора 3,

типлексоров 7 и 8 и демультиплексо- ра 10,

При по влении на входе 17 положительного импульса ключ 4 закрывает с , открываетс ключ 2 и первые кана лы мультиплексора 9 и демультиплек- сора П, В итоге вход блока конденса торов 6 через открытый первый канал мультиплексора 9 подключаетс к ин -

мах {фиг,2з-м), а на первом 21, второй 22, третьем 23, четвертом 24 и п том 25 отдельных выходах распределител 1 формируютс сигналы, пред- ставленные на диаграммах н-с (фиг.2)с соответственно.

Ключ 2 и коммутатор 5 перевод тс в противоположное исходному (фиг.и состо ние потенциалом логического О, Этим же потенциалом открываютс каналы мультиплексора 3 и демульти- плексора 11. Ключ 4 закрываетс потенциалом логической 1 и зтим же

потенциалом открываютс каналы муль-

типлексоров 7 и 8 и демультиплексо- ра 10,

При по влении на входе 17 положительного импульса ключ 4 закрываетс , открываетс ключ 2 и первые каналы мультиплексора 9 и демультиплек- сора П, В итоге вход блока конденсаторов 6 через открытый первый канал мультиплексора 9 подключаетс к ин -

второго ключа 4, двунаправленного ком-25 вертирующему входу усилител 13, к

30

мутатора 5, блока 6 интегрирующих конденсаторов , первого 7, второго.8 и третьего 9 мультиплексоров, первого 10 и второго 11 демультиплексоров, первого 12 и второго 13 операционных усилителей, блока 14 накопительных конденсаторов и разр дного дозирующего конденсатора 15, синхронизирующего It и информационного 17 входов, выхода 18,первой 19 и второй 20 груп- 5 пь выходов распределител , первого 21, 21, второго 22, третьего 23, четвертого 24 и п того 25 отдельных выходов .

Устройство обеспечивает интегри- 40 рование в заданном числе измерительных стробов бипол рных входных импульсов напр жени , осложненных случайной высокочастотной помехой, с последующим усреднением результатов интегри- j ровани и работает следующим образом.

На входы 17 и 16 устройства подаютс сигналы, представленные на диаграммах а и б (фиг,2) соответственно, причем положительному информационному импульсу соответствует положительный синхроимпульс, ь наоборот, отрицательному информационному импульсу - отрицательный синхроимпульс. Под действием синхроимпульсов на первой группе выходов 19 распределител 1 импульсов образуютс импульсные потоки (фиг,2в-ж), на второй группе выходов 20 - сигналы, показанные на диаграмвыходу которого через открытьш первый канал демультиплексора 1J подкл чаетс вых;од мультиплексора 7, Под действием имульсов (фиг,2в-ж) после довательно открываютс п каналов мультиплексора 7 и конденсаторы бло 6, поочередно подключа сь в цепь от рицательной обратной св зи усилител 13 на врем t , получают зар

Чм

т

dt - А

50

где R - сопротивление резистора 3;

A(t) - входной сигнал;

,t3-t,, ,tn-tn, - дли тельность строб-импульсов на входах мультиплексоров 7 и 8;

А,,А,,о,,Ап - средние значени входного импульса за врем действи первого, второго, ,,, п-го измерительных строб-импульсов ty,, tu,j

35 t,,.

После окончани действи п строб- импульсов с первой группы выходов 19 распределител 1 ключи 2 и 4, муль

выходу которого через открытьш первый канал демультиплексора 1J подключаетс вых;од мультиплексора 7, Под действием имульсов (фиг,2в-ж) последовательно открываютс п каналов мультиплексора 7 и конденсаторы блока 6, поочередно подключа сь в цепь отрицательной обратной св зи усилител 13 на врем t , получают зар ды

Чм

т

dt - А

где R - сопротивление резистора 3;

A(t) - входной сигнал;

,t3-t,, ,tn-tn, - длительность строб-импульсов на входах мультиплексоров 7 и 8;

t,,.

После окончани действи п строб- импульсов с первой группы выходов 19 распределител 1 ключи 2 и 4, муль5152407

типлексор 9 и демультиплексор 11 возвращаютс в исходное состо ние, в котором наход тс до поступлени на вход 17 отрицательного сигнального импульса. При по влении отрицательного сигнального импульса оп ть закрываетс ключ А, открьгоаетс ключ 2. Откры- Баютс также вторые каналы мультиплексора 9 ft демультиплексора 11. В резуль-о тате вход блока 6 конденсатора подсоедин етс к выходу усилител 13, а выход мультиплексора 7 - к его инвертирующему входу.

Под действием вторйй серии импуль- 15 сов с первой группы вькодов распределител I вновь последовательно открываетс п каналов мультиплексора 7 и конденсаторы блока 6, подключа сь поочередно противоположными обкладка- 20 ми в цепь отрицательной обратной св зи усилител 13 на врем ty, оп ть получают зар ды q,,q,...|Ч„, т.е. суммарный зар д, сообщаемый п конденсаторов блока 6, определ етс из выра-25 жени

2

Г

Jta

R Г

.n.

Накопленные п конденсаторами блока 6 зар ды поочередно переписываютс с помощью мультиплексора 8 и демультиплексора 10 на накопительные конденсаторы блока 14, Дл этого мультиплексор 8 и демультиплексор 10 управл ютс импульсами, представленными на диаграммах 3-м (фиг.2), смещенными на оди один такт относительно импульсов на диаграммах з-ж.

Одновременно с подключением на вход вход усилител 12 очередного конденсатора блока. 6 параллельно к каждому накопительному конденсатору блока 14 подключаетс на врем , равное , дозирующий конденсатор 15 и часть зар дов q,, Я2,..., переписываютс на этот конденсатор, который во второй - половине каходого измерительного строб- импульса отключаетс от цепи отрица- тельной обратной св зи и закорачиваетс через нормально замкнутые первый и второй сигнальные выводы коммутатора 5. Минимальна длительность ti,/2 должна быть такой, чтобы обеспечить полный разр д каждого из конденсаторов блока 6 и конденсатора 15. На этом один (i-й) цикл работы устройства заканчиваетс .

I6

Таким образом, за один цикл работы устройства зар ды на каждом j-м накопительном конденсаторе измен ютс на величины

1- - -bQ -q;; -CqQi i)r7; J- .n.

J J i J cj

где С- - емкость дозирующего конденсатора 15,

т.е. напр жени на накопительных конденсаторах измен етс в соответствии с последними формулами на величины

ч RC

С - емкости накопительных конденсаторов .

Решени уравнени дл средних значений А.,А ,.оо, наход тс методом математической индукции и при начальных услови х U (0)Uo, , 1)(0) Uj, , ...,U(O)UOP и имеют вид

Uj(i)(i).(i), ,

где K(2ty/RCa) - масштабный коэффициент измерени

w.(i)

с

+ -)- -j

5

Q

,

При С,(. 2..,Сп W,(i)W2(i) .. . W(i), В этом случае переходные процессы на всех накопительных конденсаторах заканчиваютс за одинаковое число циклов работы устройства. В ус- тановившес .режиме

и,(оо)КоА, ; и,(оо),...; и„(°)К„А„,

т.е. напр жени на накопительных конденсаторах линейно завис т от средних значений проинтегрированных в измерительных строб-импульсах входных сигналов А,А2,...,А(,.

Поскольку конденсаторы C,,., ,Cf

под действием на управл ющие входы демультиплексоров 10 импульсов с второй группы выходов распределител I поочередно подключаютс в цепь отрицательной обратной св зи усилител 12, то на выходе последнего поочередно по вл ютс напр жени I ,U,... ,11,, т.е. на выходе 18 устройства образуетс ступенчато затухающий импульс с посто нной времени затухани входного сигнала и значени ми U, ,1)21... ,1 „ .

Таким образом, устройство производит интегрирование входного сигнала в заданном числе измерительных стробов с последующим весовьсм усреднением результатов интегрировани . За счет этого увеличиваетс соотношение сигнал/шум на выходе устройства, Тов. повышаетс точность статистической обработки случайных импульсных сигналов и расшир ютс функциональные возможности устройства.

Распределитель импульсов (фиг.З). состоит из формировател 26 синхронизирующих и синфазиругащих импульсов, счетных триггеров 28-29, задающего генератора 30, делител 31 частоты, элементов 32-35 совпадений, инверторов 36 и 37 и позиционных счетчиков 38 и 39.

На диаграммах (фиг.4) обозначены эпюра сигнала на синхронизирующем входе 16 устройства (а), эпюра синхро- iiF-тульсов . на первом выходе формиро- патеш 26, поступающих на счетные входы триггеров 27 и 28 (б), эпюра импульсов напр жени на синфазирую- щем выходе формировател 26, поступающих на вход установки в О триггера 27 (в), эпюра импульсной после- довательности на выходе задающего генератора 30 (г), эпюра сигнала на выходе делител 31 частоты (д), эпюры импульсов управлени на первом, втором, .0., п-м вьшодах первой группы выходов 22 распределител 1 (е-л), эпюры импульсов напр жени на инверсном и пр мом выходах триггера 28 (м, н), эпюры импульсов напр жени на пр мом и инверсном выходах триг- гера 27 (о, п), эпюры импульсов напр жени на инверсном и пр мом выходах триггера 29 (р,с), эпюра импульсов напр жений на выходе элемента 32 совпадений (т), эпюра импульсов напр жени на выходе инвертора 36 (у), эпюра импульсов напр жени на выходе элемента 35 совпадений (ф), эпюры импульсов напр жени на выходах элементов 32 и 34 совпадений (х, ц), эпюры импульсов напр жени на втором, третьем, ..., (п+1)-м выходах позиционного счетчика 39, вл ющихс второй группой выходов распределител (ч-ю).

Claims

Формула изобретени

Устройство дл усреднени импульсной последовательности, содержащее

„

0

5 о .„ . 35

0

5

первый ключ, подключенный сигнальным входом к информационному входу устройства, а управл ющим входом - к первому распределени импульсов , соединенного первой группой выходов с группой управл ющих входов первого мультиплексора, а второй группой выходов - с группами упрагл ющих входов второго мультиплексора и первого демультиплексора, подключенного выходами к входам блока накопительных конденсаторов, выход которого соединен с выходом ус1ройства и Bi.ixo- дом первого операционного усилител , подключенного неинпертирующим входом к шине нулевого потенп,иала, а инвертирующим входом - к выходу второго мультиплексора, причем сигнальные входы первого мул типлоксора соединены с выходами.блока интегрирующих конденсаторов, о т л и ч а ю щ е е - с тем, что, с пелью повышени точности за счет предварительного интегрировани входного сигнала в заданном числе измерительных ст 5обов, в него введены разр дный дозирующий конденсатор, масштабир по1 и 1Й резистор второй операционный усилитель, третий мультиплексор, второ Л демультиплек- сор, двунаправлен1№1Й коммутатор и второй ключ, управЛЯЮ1ЦИЙ вход которого подключен к второму выходу распределени HMnynbcoBjсоединенного третьим выходом с первыми управл ющими вхо- входами третьего мультиплексора и вто- второго демультиплексора, четвертым выходом - с вторыми управл ющими входами третьего мультиплексора и второго демультиплексора, а п тым выходом - с управл ющим входом двунаправленного коммутатора, подключенного первым сигнальным выводом к первой обкладке разр дного дозирующего конденсатора , вторым сигнальным выводом - к выходу первого onepannoHiioro усилител и второй обкладке разр дного дозирующего конденсатора, а третьим сигнальным выводом - к сигнальному входу первого демультиплексора и выходу второго мультиплексора, соединенного сигнальными входами с в выходом блока интегрирующих конденсаторов , вход которого подключен к выходу третьего мультиплексора, соединенного первым сигнальным входом с первым выводом масштабирующего резистора , вторым выходом второго демультиплексора , инвертирующим входом

операционного усилител и сигнальным входом второго ключа, а вторым сигнальным входом - с первым выходом

второго демультиплексора, выходом вто- ходом первого мультиплексора, а второго ключа и выходом операционного усилител , неинвертирующий вход корой вывод масштабирующего резистора подключен к выходу первого ключа.

г д е

ж

3

и

к

А Н Н

а п Р с

10

торого подключен к шине нулевогопотенциала , причем сигнальный входвторого демультиплексора соединен свыходом первого мультиплексора, а второй вывод масштабирующего резистора подключен к выходу первого ключа.

.г