SU1517116A1

SU1517116A1 - Балансный смеситель

Info

Publication number: SU1517116A1
Application number: SU874364041A
Authority: SU
Inventors: Игорь Викторович Гончаренко; Геннадий Васильевич Уточкин
Original assignee: Рязанский Радиотехнический Институт
Priority date: 1987-12-18
Filing date: 1987-12-18
Publication date: 1989-10-23

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - увеличение подавлени гетеродинного сигнала на выходе смесител . Балансный смеситель содержит транзисторы /Т/ 1 и 2 NPN-типа, Т 3 и 4 PNP-типа, полевые Т 5 и 6, резисторы 7...10, конденсаторы 11...18, выходную нагрузку 19, делитель 20 и входные трансформаторы 21 и 22 частоты сигнала и гетеродина соответственно. Цель достигаетс за счет того, что гетеродинный сигнал проходит на выход через малые проходные емкости Т 1 и 2. При этом гетеродинный сигнал, измен сопротивление Т 5 и 6, не измен ет режим Т 1 и Т 2, поэтому не мен етс соотношение их проходных емкостей, что стабилизирует баланс. Кроме того, паразитный сигнал, прошедший через проходные емкости Т 5 и 6, компенсируетс дифференциально-компенсирующим каскадом, выполненным на Т 3 и 4. 1 ил.

Description

СП

Од

10

Изобретение относитс к радиотехике и может быть использовано в пребразовател х частоты радиоприемных других устройств.

Цель изобретени - увеличение по- авлени гетеродинного сигнала на выоде смесител .

На чертеже представлена принципильна схема балансного смесител .

Смеситель содержит первый 1 прп- типа, второй 2 прп-типа, третий 3 пр-типа, четвертый 4 рпр-типа. тран- зисторы первый 5, второй 6 полевые транзисторы, первый 7, второй 8, тре- с тий 9, четвертый 10 резисторы, первый 11, второй 12, третий 13, четвертый 14, п тый 15, шестой 16, седьмой 17, восьмой 18 конденсаторы, выходную нагрузку 19, делитель 20, входной TpaHc-jQ орматор 21 частоты сигнала и входной трансформатор 22 частоты гетеродина.

Смеситель работает следующим образом .

Противофазные напр жени сигнала 25 с вторичных обмоток входного трансорматора 21 частоты сигнала подаютс на базы первого и второго 2 транзисторов. Средн точка вторичной обмотки входного трансформатора 21 частоты сигнала соединена через второй ксА1денсатор 12 с эмиттером первого 1 и второго 2 транзисторов. Противофазные напр жени сигнала приложены цеж- ду базами и эмиттером, поэтому при полной симметрии схемы гармонические составл ющие входного сигнала подавл ютс на нагрузке 19. Первый резистор 7 и напр жение посто нного тока с делител 20 обеспечивает режим перво- до го 1 и второго 2 трай стора по посто нному току, а первкй конденсатор 11 устран ет вли ние первого резисто- ра 7 по сигнальной и промежуточной частоте. Преобразование частоты в д5 смесителе осуществл етс за счет изменени с частотой гетеродина коэффициента передачи по входному сигналу первого 1 и второго 2 транзисторов. Такое изменение обеспечиваетс благодар тому, что нагрузка в коллекторной цепи первого 1 и второго 2 транзисторов измен етс с частотой гетеродина, что ведет к изменению эквивалентной крутизны первого 1 и второго 2 транзисторов . Роль переменной нагрузки выполн ют сопротивлени каналов первого 5 и второго 6 полевых транзисторов , стоки которых через четвертый

30

.50

55

0

с Q

5 о 5

0

5

14 и п тый 15 конденсаторы соединены соответственно с коллектором первого 1 и второго 2 транзисторов. На затворы первого 5 и второго 6 полевых транзисторов подаютс противофазные напр жени гетеродина с вторичной обмотки входного трансформатора 22 частоты гетеродина. Необходимое посто нное напр жение на затворы первого 5 и второго 6 полевых транзисторов подаетс с отвода делител 20,подключенного к средней точке вторичной обмотки входного трансформатора 22 частоты гетеродина. Третий конденсатор 13 вл етс блокировочным и устран ет проникновение гетеродинного сигнала в цепь делител 20.

5 и второй 6 полевые транзисторы работают без посто нного напр жени на стоках в режиме управл емой проводимости, не измен режим первого 1 и второго 2 транзисторов. Однако часть гетеродинного напр жени через проходные емкости первого 5 и второго 6 полевых транзисторов, четвертый 14 и п тый 15 конденсаторы будет проникать на коллекторы первого 1 и второго 2 транзисторов. Дл подавлени этих напр жений гетеродина , а также дл обеспечени большого сопротивлени по переменному току в коллекторных цеп х первого и второго транзисторов используетс диффе- - ренциально-компенсирующий каскад, выполненный на третьем 3 и четвертом 4 транзисторах. Второй резистор 8 вл етс нагрузкой эмиттерной цепи третьего 3 и четвертого 4 транзисторов . С отвода делител 20 напр жение смещени через третий 9 и четвертый 10 резисторы подаетс на базы третьего 3 и четвертого 4 транзисторов . База четвертого транзистора 4 заземлена по переменному току через седьмой конденсатор 17. Часть гетеродинного сигнала с затвора первого полевого транзистора 5 через восьмой конденсатор 18 подаетс на базу третьего транзистора 3. Третий транзистор 3 инвертирует сигнал гетеродина , который суммируетс в коллекторной цепи с паразитным сигналом, поступающим через проходную емкость первого полевого транзистора 5, компенсиру его. Четвертый транзистор 4 включен дл гетеродинного сигнала по схеме с общей базой, поэтому усиливаемый им сигнал гетеродина не измен ет фазу и также компенсирует паразитный сигнал, поступающий через проходную емкость второго полевого транзистора 6. Уровень компенсирующих сигналов определ етс делителем, образующим восьмым 18 и шестым 16 конденсаторами.

Таким образом, в предлагаемом устройстве высокое подавление гетеро динного сигнала определ етс трем факторами. Во-первых, гетеродинный сигнал проходит на выход через малые проходные емкости первого 1 и второго 2 транзисторов. Во-вторых, гете- родинный сигнал, измен сопротивлени первого 5 и второго 6 полевых транзисторов, не измен ет режим первого 1 и второго 2 транзисторов, поэтому не мен етс соотнощение их про ходных емкостей, что стабилизирует баланс. В-третьих, паразитный сигнал прошедший через проходиые емкости первого 5 и второго 6 полевых транзисторов , компенсируетс дифференци- ально-компенсирующим каскадом.

Claims

Формула изобретени

Балансный смеситель, содерж-ащий первый и второй транзисторы, эмиттеры которых через параллельно соединенные первый резистор и первый конденсатор и последовательно с ними соединенную выходную нагрузку подключены к общей шине, а через второй конденсатор - к первому вьшоду делител и среднему вьшоду вторичной обмотки входного трансформатора частоты сигнала, код 5 0 5

0

5

тора включена между базами первого и второго транзисторов, третий и четвертый транзисторы противоположной проводимости, эмиттеры которьи через второй резистор соединены с выводом источника питани , коллектор третьего транзистора соединен с коллектором первого транзистора, а коллектор четвертого транзистора соединен с коллектором второго транзистора, входной трансформатор частоты гетеродина, средн точка вторичной обмотки которого соединена с вторым отводом делител и через третий конденсатор - с общей шиной, и четвертый конденсатор, отличающийс тем, что, с целью увеличени подавлени гетеродинного сигнала на выходе, введены третий, четвертый резисторы, п тый, шестой, седьмой и восьмой конденсаторы , первый и второй полевые транзисторы , истоки которых соединены с общей шиной, а стоки через четвертый и п тый конденсаторы подключены соответственно к коллекторам третьего и четвертого транзисторов, вторична обмотка входного трансформатора частоты гетеродина включена между затворами первого и второго полевых транзисторов, базы третьего и четвертого транзисторов через третий и четвертый резисторы подключены к третьему выводу делител , и через шестой и седьмой конденсаторы - к общей шине, между затвором первого полевого транзистора и базой третьего транзистора включен восьмой конденсатор .