SU1515395A1 - Устройство коррекции строчной развертки - Google Patents

Abstract

Изобретение относитс  к технике телевидени . Цель изобретени  - снижение потребл емой мощности и расширение функциональных возможностей за счет подстройки формы отклон ющего тока по каждой строке растра. В устройство дл  достижени  цели введены мультиплексор 3, блок 5 подстройки, согласующий блок 6, Т-триггер 10, аналоговый коммутатор 11, инвертор 12. Работа устройства основана на реализации принципа, обеспечивающего сохранение емкости пам ти. Вс  площадь экрана делитс  на две одинаковые части: верхнюю и нижнюю. В пам ть заноситс  информаци  о форме кривых напр жени  развертки только дл  половины строк, а затем осуществл етс  их повторный выбор, но в обратном пор дке. Поскольку напр жени  развертки соседних строк незначительно отличаютс  друг от друга, дл  них выбираетс  код одной и той же формы напр жени  развертки, поэтому несколько соседних строк объедин ютс  в группы. 2 з.п. ф-лы, 1 ил.

Description

СП

ел

со ;0 ел

Изобретение относитс  к технике телевидени  и может быть использовано в генераторах строчной развертки улучшенного качества, а также в системах управлени  электронными и ионными технологическими установками.

Цель изобретени  - снижение потребл емой мощности и расширение функциональных возможностей за счет подстройки формы отклон ющего тока по каждой строке растра.

На чертеже приведена структурна  электрическа  схема устройства коррекции строчной развертки.

Устройство содержит блок 1 форми- рс.БгИпг - I ., блок 2 пам ти, муль- титсксор 3, цифроапалоговый преобра- зоватоль /, блок 5 подстройки,согласу- югцчй блок 6, вычодиой ключепой каскпд 7, согласуюигпГ трансформатор 8, источник 9 питани , Т-триггер 10, аналоговьш коммутатор 11 и инвертор 12.

Блок 1 фор п ровани  адреса содержит источник 13 кадровых синхроимпуль сов, тактовый генератор 1Д, адресный c4CT4tiK 15, счетчик 16 импульсов, пер вьй 17, второй 18 и третий 19 элементы И, 1 С-триггер 20, реверсивный счетчик 21 1 источник 22 строчных синхро- и :пyльcoD.

Блок 5 подстройки содержит перв)Ш 23 и второй 24 цифровые компараторы, элемент И 25, формирователь 26 импульсов , блок 27 оперативной пам ти и блок 28 управлени , которьй состоит из четырех кодовых переключателей 29 - 32.

Согласующий блок 6 содержит диодный выпр мительный мост 33 и разв зывающий трансформатор 34.

К выходу согласующего трансформатора 8 может подключатьс  корректирующа  отклон юща  система 35.

Устройство работает- следующим образом .

Работа устройства коррекции строчной развертки основана на реализации следующего принципа, обеспечивающего сохранение емкости пам ти. Суть его состоит в том, что вс  площадь экрана делитс  на две одинаковые части: верхнюю и нижнюю. Полага , что форма развертывающего напр жени  измен етс  симметрично (или почти симметрично) относительно середины экрана, в пам ть заноситс  информаци  о форме кривых напр жени  развертки только дл  половины строк, а затем осущест

10

15

20

25

30

35

40

45

50

5

, вл етс  их повторный выбор, но в обратном пор дке. Кроме того, поскольку напр жени  развертки соседних строк незначительно отличаютс  одно от другого , дл  них выбираетс  код однор и той же формы напр жени  развертки, поэтому несколько соседних строк объедин тс  в группы. В зависимости от требуемого значени  коэффициента неравномерности луча К „ выбираетс  определенное количество строк k с одинаковой формо корректирующего напр жени  развертки. Чем меньше требовани  к качеству изображени , т.е. чем больше коэффициент неравномерности К,|, тем больше значение k можно в|1 бирать. В результате число запоминаемых строк уменьшаетс  в 2 раза за счет использорлни  свойства симметрии экрана, в k раз за счет объединени  соседних строк и в 2 раза за счет применени  (в телевидении ) чересстрочной развертки, когда изображение передаетс  полукадрами. В блоке 1 адресньп счетчик 15 и реверсивньм счетик 21 формируют соответственно младшие и старшие адресные разр ды. Строчные синхроимпульсы с выхода источника 22 постуI пают на первый вход обнулени  адрес- ного счетчика 15. Кадровые синхроимпульсы , поступающие с выхода источника 13, подготавливают устро 1ство к работе и перевод т 1К-триггер.20 в состо ние, соответствующее лог. 1 на его пр мом выходе. В течение пр мого хода первой строки по мере поступлени  тактовых импульсов с генератора 14 тактовых импульсов на выходах адрес ого счетчика 15 формируетс  нарастающий код в младших разр дах. Коэ41фидиент пересчета счетчика 16 задает определенное число повторов дл  одинаковых форм соседних строк. Импульсы с выхода счетчика 16 подаютс  на входы элементов И 17 и 19. Так как на пр мом выходе 1К-триггера 20 имеетс  лог 1, установленна  кадровым импульсом, то работает элемент И 17, и импульсы с его выхода подаютс  на вход пр мого счета (+1) реверсивного счетчика 2 К Коэффициент пересчета последнего определ етс  отношением числа строк в половине кадра (полукадра) к числу повтор ющихс  соседних строк. В данном случае k 312/3 104, т.е. o}i должен считать, например, от О до 52 в пр мом направ

лении и от 52 до О в обратном. Во заполнени  до необходимого числа на его выходе по вл етс  сигнал, устанавливаюнщй 1К-триггер 20 через элемент И 18 в противоположное состо ние . При этом на инверсном выходе по вл етс  лог. 1, разрешающа  прохождение импульса со счетчика 16 через элемент И 19 теперь уже на вход обратного счета (-1) реверсивного счетчика 21. Таким образом, сначала на выходе реверсивного счетчика 21 формируютс  адреса строк дл  первой половины полукадра, а- атем те же адреса , но в обратном пор дке дл  второй половины экрана, чем достигаетс  экономи  емкости пам ти, св занна  с симметрией растра (экрана). По окончании обратного счета сигнал с выхо- да () поступает на 1-Рход 1К-тригге- ра 20, вследствие чего осуществл етс  переключе)1ис; в противоположные состо ни  так, что сигналы с выхода счетчика 16 вновь подаютс  на вход пр моI o счета реверсивного счетчика 21. С этого времени начинаетс  формирование второго полукадра (в режиме черес- стрО1( 1ой развертки) и т.д. Таким образом , на адресных входах блока 2 и оперативного блока 27 формируютс  адреса тактовых интервалов и адреса строк. Дл  того, чтобы можно бычо записать в нужньй нам тактовый интервал определенной строки необходимую информацию о корректирующем воздействии , в блоке 5 подстройки использован блок 28 управлени , состо щий из кодовых переключателей 29 - 32. Цифро- Jвые компараторы 23 и 24 сравнивают коды кодовых переключателей 28 и 29 с кодами адресного счетчика 15 и реверсивного счетчика 21 соответственно , которые определ ют адрес тактового интервала и номер строки. При совпадении выходных импульсов с цифровых компараторов 23 и 24 элемент И 25 подает сигнал на формирователь 26, который управл ет оперативным блоком 27 пам ти. Мен   коды в блоке 28, можно записать любую форму корректирующего напр жени , которое после преобразовани  в цифроаналоговом преобразователе 4 поступает на разв зывающий трансформатор 34 согласующего блока 6. Диодный выпр мительньш мост 33 выпр мл ет сигнал коррекций и подает его на вход выходного ключевого каскада 7, коммутируемого инвертором

10

15 0 25 зО

3956

12, где он суммируетс  с напр жением источника 9, подключе1пюго через сог- ласуюший трансформатор 8.

Бипол рный сигнал получают путем коммутации опорного напр жени  аналоговым коммутатором 11, управл емым Т-триггером 10. Мультиплексор 3 обеспечивает коммутацию кодов от блока 2 или от оперативного блока 27, а корректирующий сигнал воздействует на корректирующую отклон ющую систему 35.

Claims (3)

1. Формула изобретени 

   1 . Устройство дл  коррекц11и строчной развертки, содержащее цифроанало- говый преобразователь, последовательно соединенные источник питани , согласующий трансформатор и выходной ключевой каскад, последовательно соединенные блок формировани  адреса и блок пам ти, причем блок формировани  адреса содержит последовательно соединенные источник кадровых синхроимпульсов , счетчик импульсов, первьш элемент И и реверсивный счетчик, а также последовательно соединенные источник строчных синхроимпульсов, тактовьй генератор, адресный счетчик, второй элемент И, 1К-триггер и третий элемент И, выход которого подключен к вычитающему входу реверсивного счетчика, установочный вход которого соединен с установочными входами адресного счетчика и 1К-тригге- ра и с выходом источника кадровых синхроимпульсов, выход займа реверсивного счетчика подключен к 1гвхо- ду 1К-триггера, второй выход которого подключен к второму входу первого элемента И, второй вход третьего элемента И соединен с выходом счетчика импульсов, счетный вход которого соединен с выходом источника строчных синхроимпульсов и с входом сброса адресного счетчика, выход которого объединен с выходом реверсивного счетчика и  вл етс  первым выходом блока формировани  адреса, вторым выходом которого  вл етс  выход источника строчных синхроимпульсов , отличающеес  тем, что, с целью снижени  потребл емой мощности и расширени  функциональных возможностей за счет подстройки отклон ющего тока по каждой строке растра, в него введен блок

   подстройки, мультиплексор, инвертор, согласующий блок, Т-триггер и аналоговый коммутатор, причем Т-триггер и аналоговый коммутатор включены последовательно между выходом блока формировани  адреса и в ходом опорного напр жени  цифроаналогового преобразовател , информационный вход которого соединен с выходом мульти- плексора, первый и второй информационные входы которого соединены соответственно с выходом блока пам ти и с первым выходом блока подстройки, второй выход которого подключен к уп- равл ющему входу мультиплексора, вход блока подстройки соединен с первым выходом блока формировани  адреса, выход цифроаналогового преобразовател  подключен к входу согласующего блока, первый и второй выходы которого подключены соответственно к входу выходного ключевого каскада и к второму выводу источника питани , который соединен с общей шиной, а ин- вертор включен между вторым выходом блока формировани  адреса и управл ющим входом выходного ключевого каскада .
2. 2. Устройство по П.1, о т л и ч а- ю щ е е с   тем, что блок подстройки

   содержит последовательно соединенные блок управлени , первый цифровой компаратор , элемент И, формирователь импульсов и оперативный блок пам ти, выход которого  вл етс  первым выходом блока подстройки, вторым выходом которого  вл етс  второй выход блока управлени , третий и четвертый выходы которого подключены соответственно к информационному входу оперативного блока пам ти и к первому входу второго цифрового компаратора, выход которого подключен к второму входу элемента И, а вторые входы первого и второго цифровых компараторов объединены с адресньи входом оперативного блока пам ти и  вл ютс  входом блока подстройки
3. 3. Устройство по П.1, отличающеес  тем, что согласующий блок содержит последовательно соединенные разв зывающий трансформатор и диодный выпр мительный мост, первый и второй выходы которого  вл ютс  соответственно первым и вторым выходами согласующего блока, входом которого  вл ютс  выводы первичной обмотки разв зывающего трансформатора.