SU1508209A1 - Rooting device - Google Patents
Rooting device Download PDFInfo
- Publication number
- SU1508209A1 SU1508209A1 SU884410460A SU4410460A SU1508209A1 SU 1508209 A1 SU1508209 A1 SU 1508209A1 SU 884410460 A SU884410460 A SU 884410460A SU 4410460 A SU4410460 A SU 4410460A SU 1508209 A1 SU1508209 A1 SU 1508209A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- code
- argument
- output
- unit
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике. Цель изобретени - расширение класса решаемых задач за счет реализации дополнительной возможности извлечени корн произвольной степени N. Устройство, содержащее дешифратор 1 старшей единицы кода аргумента, блок 2 сдвига, блок 3 формировани базисной функции, за счет введени блока 4 пам ти и умножител 5 позвол ет реализовать режим извлечени корн N-й степени. 3 ил.The invention relates to computing. The purpose of the invention is the expansion of the class of tasks by implementing the additional possibility of extracting an arbitrary degree N root. implement the mode of extraction of the root of the Nth degree. 3 il.
Description
00 N900 N9
СОWITH
ф1(г1F1 (G1
31503150
Изобретение относитс к вычислительной технике и может быть использовано дл извлечени корн произволь- ной степени N в быстродействующих спе- специализированных вычислител х с обработкой данньтх в формате с фиксированной зап той.The invention relates to computing and can be used to extract a root of an arbitrary degree N in high-speed specialized computers with data processing in a fixed-point format.
Цель изобретени - расширение класса решаемых задач за счет обеспече- ни возможности извлечени корн N-й степени.The purpose of the invention is to expand the class of tasks to be solved by ensuring the possibility of extracting the root of the Nth degree.
На фиг.1 представлена структурна схема устройства; на фиг.2 - график по сн ющий работу устройства в реки- ме извлечени корн п той степени; на фиг.З - схема блока формировани базисной функции.Figure 1 shows the structural diagram of the device; FIG. 2 is a graph showing the device operation in the extracting root of the n degree; FIG. 3 is a block diagram of the formation of the basic function.
На схеме по фиг.1 обозначены дешифратор 1 старшей единицы кода аргу- мента, блок 2 сдвига, блок 3 формировани базисной функции, блок 4 пам ти значений функции на i-м участке аппроксимации и умножитель 5.The diagram of FIG. 1 denotes the decoder 1 of the highest unit of the argument code, the shift unit 2, the basic function generation unit 3, the function value memory unit 4 in the i-th approximation area, and the multiplier 5.
Блок 3 формировани базисной функ- ции (фиг.З) образуют блок 6 пам ти значений базисной функции, блок 7. пам ти коэффициентов наклона линейных участков базисной функции, умножитель 8 и сумматор 9.The base function generation unit 3 (FIG. 3) forms the memory block 6 of the base function values, block 7. the memory of the slope coefficients of the linear portions of the base function, the multiplier 8 and the adder 9.
Дл вычислени функции вида на i-M участке аппроксимации (,1, ,..,п-1; п - число разр дов кода аргумента ) используетс соотношениеTo calculate the view function on the i-M plot of the approximation (, 1, ..., n-1; n is the number of bits of the argument code), the ratio
. хе х-;Х;-.ЛХ;, (o. heh x-; X; -. LH ;, (o
где Xj - значение. аргумента, соответствующее началу i-ro участка; &Х; - длина 1 ТО -участка аппроксимации;where Xj is the value. the argument corresponding to the beginning of the i-ro site; &X; - length 1 MOT -site of approximation;
(г)() о Jj 4-1 - базисна функци . В формуле (1) при хе р; l(d) () о Jj 4-1 - basic function. In formula (1) with he p; l
X, ,1,...п-1;X,, 1, ... n-1;
ЛХ; Xj., - X,; X;.LH; Xj., - X ;; X;
Величина с характеризует изменение кода аргумента внутри участка аппрок- симации:.The value с characterizes the change of the argument code inside the approximation area :.
-7 X - X, X - Xj -. г., , оуЛ , , XELX,, 2XJ,-7 X - X, X - Xj -. city, div, xelx ,, 2xj,
1. one.
Код номера участка формируетс дешифратором старшей единицы кода аргумента и определ ет чейку блока пам ти , в которой хранитс значениеThe area number code is generated by the decoder of the highest unit of the argument code and identifies the cell of the memory block in which the value is stored
г g
ю Yu
15 15
20 20
25 3025 30
SS
4040
-jr.-jr.
5five
00
5five
а также величину сдвига аргумента , необходимого дл получени - нормированного значени 1 . Блок фо р- мировани базисной функции вычисл ет значение функции Lf ( с ) +1 , единой дл всех участков, которое умг ножаетс затем на величину X; , .соответствующую данному участку аппроксимации .as well as the magnitude of the shift of the argument required to obtain the normalized value 1. The unit for forming the basis function calculates the value of the function Lf (c) +1, uniform for all the sections, which then will be calculated by the value X; corresponding to this area of approximation.
Устройство работает следующим образом.The device works as follows.
На управл ющий вход устройства подаетс q-разр дный код, определ ющий степень N извлекаемого корн . Код аргумента поступает с информационного входа устройства на вход дешифратора 1, который определ ет положение крайней левой единицы кода. Если обозначить дес тичный эквивалент выходного кода дешифратора 1 М , то , где ,I,...,п-1 - номер первого слева разр да кода аргумента , содержащего единицу.The control input of the device is supplied with a q-bit code that determines the degree N of the extracted root. The code of the argument comes from the information input of the device to the input of the decoder 1, which determines the position of the leftmost unit of the code. If we denote the decimal equivalent of the output code of the 1 M decoder, then, where, I, ..., n-1 is the number of the first left of the bit of the argument code containing the unit.
При этом нулевому коду () на выходе дешифратора 1 соответствует нулевой участок аппроксимации с начальным значением аргумента .i ...00 (фиг.2)коду - первый участок с X,0100...00 и т.д. Код с выхода дешифратора 1 поступает на адресный вход блока 4 пам ти, из которого счить1эаетс соответствующа 1-му участку величина -JXj , поступающа на первый вход умножител 5,In this case, the zero code () at the output of the decoder 1 corresponds to the zero segment of the approximation with the initial value of the argument .i ... 00 (FIG. 2) to the code — the first segment with X, 0100 ... 00, etc. The code from the output of the decoder 1 is fed to the address input of the memory block 4, from which the value -JXj corresponding to the 1st segment arriving at the first input of the multiplier 5, counts
Кроме того, выходной код дешифратора 1 поступает на управл ющий вход блока 2 сдвига, где осуществл етс соответствующий сдвиг кода аргумента , необходимый дл получени нормированной величины б б 0; 1. Например , если Mj,0, то в блоке 2 сдвига осуществл етс нулевой сдвиг кода, при код аргумента сдвигаетс влево на один разр д и т.д. (п-1)- разр дный код, определ ющий нормиро--т-, ванную величину , поступает на информационный вход блока 3 формирова- ни базисной функции.In addition, the output code of the decoder 1 is fed to the control input of the shift unit 2, where the corresponding code shift of the argument is made, which is necessary to obtain the normalized value bb 0; 1. For example, if Mj, 0, then in block 2, the shift of the code is zero, the code of the argument is shifted left by one bit, and so on. (n-1) is a bit code defining the normalized - m-value, is fed to the information input of the unit 3 of the basis function formation.
-Дл вычислени значений базисной функции tf (7) можно прш;1ен ть любой из известных способов. На фиг.З приведена функциональна схема блока 3 формировани базисной функции, реализующего ее кусочно-линейное приближение . В этом случае базисна функци ( С) на каждом j-м участке- To calculate the values of the basis function tf (7), you can use any of the known methods. Fig. 3 shows the functional diagram of the unit 3 for the formation of the basic function that implements its piecewise linear approximation. In this case, the basic function (C) on each jth segment
аппроксимации замен етс линейной функцией видаapproximation is replaced by a linear function of the form
q (t). (C-Oj), , ,i....,q (t). (C-Oj),,, i ....,
нn
N г;1N g; 1
(Jj (Jj
K.K.
. л. . л... l . l ..
J -J+l J-j + l
n-p-2n-p-2
значение базисной функции в начале J-го участка аппроксимации;the value of the basis function at the beginning of the J-th approximation area;
коэффициент наклона j-ro участка;the slope factor of the j-ro plot;
число старших разр дов кода t- , опрена выходе у изведение the number of high-order bits of the t- code;
Дл реал шей единицы 10 2 сдвига моFor real units of 10 2 shift my
KPI802BP1, такт осущес гические, ц и вправо, а 15 определени KPI802BP1, tact tact, all right, and 15,
ва единицы, дел ющих число линейных участков, необходимых дл обеспечени требуе- 20 мой точности вычислений . С управл ющего входа устройстваunits, dividing the number of linear sections required to provide the required accuracy of calculations. From the control input of the device
а адресные входы старших q разр ов блоков 6 и 7 пам ти поступает 25and the address inputs of the higher q bits of blocks 6 and 7 of the memory arrive 25
од, задающий степень N извлекаемогоone specifying the degree of N extracted
орн и определ ющий массивы чеек,Orn and defining cell arrays,
которых хран тс параметры (ц-, К:)which parameters are stored (c-, k :)
азисной функции, соответствующей .corresponding function.
анной величине N. На адресные входы 30This value N. At the address inputs 30
ладших h-p-2 разр дов блоков 6 и 7 best h-p-2 bits of blocks 6 and 7
ам ти подаетс код старших ami is given the code of the elders
азр дов нормированной величины сad hocs of the normalized value with
ыхода блока 2 сдвига, определ ющийthe output of block 2 shift, defining
омер j линейного участка аппроксиФормулomer j of the linear region of the approximate formulas
3535
Устройст содержащее цы кода арг единен с вх ва и информ сдвига, а в дом блока с подключен к блока форми отлича с целью рас задач за сч корн N-й с ножитель и ции на i-M (где ,I, дов кода ар которого со ратора стар та, а выходThe device contains the code of the code arg unified with the input and the shift information, and in the house of the block c is connected to the block it is different for the purpose of resolving the tasks of the Nth scatter i on iM (where, i, i old and the way out
мации базисной функции. При этом с выхода блока 7 пам ти считываетс код коэффициента К наклона, который в умножителе 8 умножаетс на код младших р разр дов величины t , посту- 40 тел , выход и второй вход которого пающей с выхода блока 2 сдвига. На соединены соответственно с выходом выходе умножител 8 формируетс црот устройства и выходом блока формироваизведение К- (-с-) , которое суммируетс в сумматоре 9 со значением базисной функции, считываемой изmation base function. In this case, from the output of memory block 7, the code of the slope coefficient K is read, which in multiplier 8 is multiplied by the code of the lower p bits of the value t, the transfer of the body, the output and the second input of which is output from the shift block 2. On, respectively, connected to the output of the multiplier 8, the device is formed and the output of the unit the formation of the K- (-c-), which is summed in the adder 9 with the value of the basic function read from
8209682096
блока 6 пам ти. В итоге на вьгходё блока 3 получаем приближенное значение базисной функции ср (С) j поступаg ющее на второй вход умножител 5,6 memory block. As a result, on block 3, we obtain an approximate value of the basis function cp (C) j arriving at the second input of the multiplier 5,
на выходе устройства формируетс произведение Х; . .at the output of the device, the product X is formed; . .
Дл реализации дешифратора 1 старшей единицы кода аргумента и блока 10 2 сдвига можно использовать БИСTo implement the decoder 1 senior unit of the code of the argument and block 10 2 shift you can use the LSI
KPI802BP1, котора позвол ет за один такт осуществл ть арифметические, логические , циклические сдвиги влево и вправо, а также выполн ет операцию 15 определени кода (номера) первой слева единицы, KPI802BP1, which allows performing arithmetic, logical, cyclic left and right shifts in one clock cycle, and also performs operation 15 of determining the code (number) of the first left unit,
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884410460A SU1508209A1 (en) | 1988-04-14 | 1988-04-14 | Rooting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884410460A SU1508209A1 (en) | 1988-04-14 | 1988-04-14 | Rooting device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1508209A1 true SU1508209A1 (en) | 1989-09-15 |
Family
ID=21368816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884410460A SU1508209A1 (en) | 1988-04-14 | 1988-04-14 | Rooting device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1508209A1 (en) |
-
1988
- 1988-04-14 SU SU884410460A patent/SU1508209A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 883898, кл. G 06 F 7/552, 1981. Авторское свидетельство СССР № 1238064, кл. G 06 F 7/552, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Mickens | Nonstandard finite difference models of differential equations | |
US5095457A (en) | Digital multiplier employing CMOS transistors | |
US4135249A (en) | Signed double precision multiplication logic | |
SU1508209A1 (en) | Rooting device | |
Nguyen et al. | High-speed ASIC implementation of tanh activation function based on the CORDIC algorithm | |
Kamdar et al. | Low power multiplier design using adiabatic SCRL logic | |
Givaki et al. | High-performance deterministic stochastic computing using residue number system | |
Kavipriya et al. | Booth multiplier design using modified square root carry-select-adder | |
Radha et al. | An Efficient Implementation of Decimal Adder Using Parallel Prefix Addition | |
SU922734A1 (en) | Device for computing sine and cosine functions | |
Ikeda et al. | Hardware-friendly delayed-feedback reservoir for multivariate time-series classification | |
JP2605792B2 (en) | Arithmetic processing unit | |
Jain et al. | Floating-point nonlinear DSP coprocessor cell-Two cycle chip | |
JP2002537595A (en) | Method for digitally improving the calculation accuracy of a nonlinear function, and hardware architecture for implementing the method | |
Sreelakshmi et al. | Efficient vedic signed digit decimal adder | |
SU1432556A1 (en) | Device for solving equations | |
Li et al. | CoDA: A Co-Design Framework for Versatile and Efficient Attention Accelerators | |
Tickle et al. | Developing the basic building blocks of mathematics to be employed in practical embedded systems | |
SU1589272A1 (en) | Device for calculating module of complex number | |
Ananyaa et al. | A Newer Vedic Module to Solve Quadratic Equations | |
SU742929A1 (en) | Device for extraction of n-th root | |
SU928348A1 (en) | Device for calculating trigonometric functions | |
SU1501052A1 (en) | Function computing device | |
SU1319025A1 (en) | Device for calculating values of sine function | |
Garcia et al. | Minimum mean running time function generation using read-only memory |