SU1490690A1 - Устройство дл записи цифровой информации - Google Patents

Abstract

Изобретение относитс  к накоплению информации и позвол ет повысить плотность записи информации на магнитный носитель путем предварительной записи шестиразр дной группы цифровой информации во второй сдвигающий регистр 11, из которого три младших разр да считываютс  в статический регистр 13, а три старших разр да перекодируютс  вторым кодопреобразователем 14 в восьмиразр дный код. Этот код записываетс  в первый сдвигающий регистр 5, в который вписываетс  информаци  также с выхода коммутатора 6 и с выхода формировател  7 сигнала обратной св зи. Выходной сигнал первого сдвигающего регистра 5 перекодируетс  первым кодопреобразователем 3 в сигнал треугольной формы, который усиливаетс  усилителем 2 записи. 1 з.п. ф-лы, 6 ил.

Description

о

О)

со

фаг. /

Изобретение относитс  к т ехкике накоплени  информации, а именно к устройствам дл  записи цифровой информации .

Цель изобретени  - повьпиеиИе плотности записи информации на магнитный носитель записи.

На фиг. 1 приведена функциональна  схема устройства дл  записи цифровой информации; на фиг. 2-5 - принципиальные схемы первого кодопреобразовател , синхронизатора, преобразовател  кода и формировател  сигнала обратной св зи на фиг. 6 - временные диаграммы работы устройства .

Устройство дл  записи цифровой информации содержит последовательно соединенные магнитную головку 1, усилитель 2 записи и первый кодопреобразователь 3, включающий счетньй триггер 4 и подключенный первым входом к выходу соответствующих разр дов первого сдвигающего регистра 5, Выходы его первых разр дов подсоединены к соединенным между собой входам коммутатора 6, соединенного выходом с первым промежуточным входом первого сдвигающего регистра 5, и входам формировател  7 сигнала обратной св зи, соединенного выходом с первым входом первого сдвигающего регистра 5. Первый сдвигающий регистр 5 подключен вторым входом к первому выходу синхронизатора 8, содержащего первый делитель 9 частоты подключенный входом к входу синхронизатора 8 и шине 10 синхронизации 8. Устройство также содержит второй сдвигающий регистр 11, подключенный входом к шине 12 информации, синхронизирующим входом - к второму выходу синхронизатора 8 и первыми выходами через статический регистр 13 - к управл ющему входу коммутатора 6. Кроме того, устройство дл  записи цифровой информации содержит второй кодопреобразователь 14, подключенный выходом к второму промежуточному входу первого сдвигающего регистра 5, входом управлени  - к соединенным между собой входу управлени  статического регистра 13 и третьему выходу синхронизатора 8 и вхо- цами - к вторым выходам второго сдвигающего регистра 11. Синхронизатор 8 дополнительно содержит второй де

0

5

0

5

0

5

0

5

литель 15 частоты, подключенный входом к входу синхронизатора 8, и третий делитель 16 частоты, подсоединенный входом к выходу второго делител 

15частоты,  вл ющегос  вторым выходом синхронизатора 8, и выходом к установочному входу первого делител  9 частоты и третьему выходу синхронизатора 8. При этом первый кодо-. преобразователь 3 дополнительно содержит преобразователь 17 кода, входы которого  вл ютс  первым входом первого кодопреобразовател  3, регистр 18 пам ти, подключенный входами к выходам преобразовател  17 кода, управл ющим входом - к второму.входу первого кодопреобразовател  3 и выходу последнего разр да первого сдвигающего регистра 5, цифроанало- говый преобразователь 19 и интегратор 20, выход которого  вл етс  выходом первого кодопреобразовател  3. . Цифроаналоговый преобразователь 19 включен между выходом регистра 18 пам ти и первым входом интегратора 20, второй вход которого через счетный триггер 4 подключен к третьему входу первого кодопреобразовател  3 и,к первому выходу синхронизатора 8.

При другом методе формировани  сигнала записи цифровой информации первый кодопреобразователь 3 содержит преобразователь 21 кода, входы которого  вл ютс  первым входом первого кодопреобразовател  3, регистр 22 пам ти, соединенный управл ющим входом с вторым входом первого кодопреобразовател  3 и подключенный входами к выходам преобразовател  21 кода, Сумматор 23, подсоединенный первый входом к выходу регистра 22 пам ти, вторым и третьим входами - к третьему и четвертому входам первого кодопреобразовател  3, первым выходом через счетный триггер 4 - к четвертому входу сумматора 23, и Цифроаналоговый преобразователь 24, включенный между вторым выходом сумматора 23 и выходом первого кодопреобразовател  3, При этом синхронизатор 8 содержит дополнительно четвертьй делитель 25 частоты, подключенный входом к выходу первого делител  9 частоты, установочным входом - к выходу третьего делител 

16частоты и выходом - к четвертому выходу синхронизатора 8, подключенного к четвертому входу первого кодопреобразовател  3. Кроме того, преобразователь 17 кода выполнен на элементе НЕ 26 и элементах И 27 и 28, а формирователь 7 сигнала обратной св зи на элементах И 29 и 30 и элементе ИЛИ 31.

Устройство дл  записи цифровой информации обеспечивает запись цифровой информации сигналом с информационной емкости 1,5 бит на минималь- ньй период сигнала, причем спектр самого сигнала существенно сужен по сравнению с обычным сигналом типа БВНМ с аналогичной структурой.

Формирование сигнала записи осуществл етс  путем разбиени  исходной цифровой информации на шестиразр дные группы, подвергаемые перекодированию в восьмиразр дный код, не содержащий более двух нулей подр д. Одновременно осуществл етс  второй этап кодировани , в результате которого получают четьфехразр дные двоичные коды. Эти коды преобразуютс  в ступенчатое напр жение циф- роаналоговым преобразователем 19 и затем в пилообразное напр жение на аналоговом интеграторе 20. В случае цифрового формировани  сигнала записи полученные трехразр дные коды многократно суммируютс  на цифровом сумматоре 23, а получаемые при этом числовые коды преобразуютс  цифро- аналоговым преобразователем 2А в пилообразно измен ющеес  напр жение.

Получаемое в обоих случа х пилообразное напр жение усиливаетс  и подаетс  на магнитную головку 1.

Устройство работает следующим образом .

Синхрочастота, поступающа  с шины 10 на вход синхронизатора 8, делитс  в нем вначале двум  параллельно работающими делител ми 9 и 15 частоты в 64 раза и в три раза и затем дополнительно делитс  в первом случае еще в 6 раз третьим делителем 16, а во втором случае - в 16 раз делителем четвертым 25 частоты. На соответствующих выходах синхронизатора 8 формируютс  частоты с соотношением частот 6:1:128:8 соответственно. Взаимна  фазировка работы первого и второго каналов делени  осуществл етс  за счет сигналов с выхода третьего делител  16 частоты.

После записи на второй сдвигающий регистр 11 шестиразр дной группы

0

5

0

5

0

5

0

5

0

5

исходной информации, по импульсу с синхронизатора 8 три младших разр да кода информации перенос тс  на статический регистр 13, а три старщих подвергаютс  перекодированию вторым кодопреобразователем 14, полученный при этом восьмиразр дный код записываетс  на первый сдвигающий регистр 5. Под действием импульсов с выхода синхронизатора 8 информационный код сдвигаетс  по регистру 5. При этом на вход восьмого разр да поступает сигнал с выхода коммутатора 6, обеспечивающего подключение сигнала с выхода любого из семи младших разр дов либо с выхода формировател  7 сигнала обратной св зи. Сигнал с выхода формировател  7 сигнала обратной св зи поступает также на промежуточный вход первого сдвигающего регистра 5, обеспечива  циклический перенос кода информации в процессе сдвигов.

Совместна  работа первого сдвигающего регистра 5, формировател .сигнала 7 обратной св зи и коммутатора 6 обеспечивают выполнение первого кодировани  исходной информации.

Преобразователь 21 кода обеспечивает перекодирование полученных комбинаций в трехразр дный двоичный код.

Перекодирование по импульсам с синхронизатора 8 осуществл етс  запоминанием результата кодировани  на регистр 22 пам ти. После перекодировани  информаци  поступает на вход сумматора -23, куда поступает также в качестве знака слагаемого , сигнал с выхода счетного триггера 4, на вход которого поступает сигнал переполнени  с выхода сумматора 23. По каждому импульсу с синхронизатора 8 к накопленному на сумматоре 23 числу прибавл етс  (с учетом знаков слагаемых) число, поступающее с выхода преобразовател  21 кода. Накапливаемое на сумматоре 23 число измен етс  линейно в одних и тех же пределах в каждом цикле счета. В ,зависимости от начальной -установки сумматора (в данном примере установка либо предельного значени  ±48, либо 0), Пилообразное напр жение измен етс  либо монотонно, образу  нессимметричную пилу, либо с изломом в середине интервала суммировани , образу  симметричную пилу.

71Д9

Начальна  установка сумматора 23 осуществл етс  в начале каждого цикла суммировани  по импульсу переполнени  первого сдвигающего регистра 5, поступающему на второй вход кодопреобразовател  3. Получаемый с выхода сумматора 23 двоичный код преобразуетс  цифроаналоговым преобразователем 24 в напр жение, и после необходимого усилени  усилителем 2 записи полученный сигнал поступает дл  записи на магнитную головку 1. При этом выдержаны такие временные соотношени , при которых за врем  приема оч ередных шести разр дов исходной информации на второй сдвигающий регистр 11 происходит восьмикратный сдвиг кода на первом сдвигающем регистре 5, что обеспе- чивает завершение цикла перекодировани  предьадущей шестиразр дной группы в восьмиразр дный код. Кроме того, за врем  одного такта сдвига кода на первом сдвигающем регистре 5 на сумматоре 23 в кодопреобразователе 3 будет проведено шестнадцатикратное суммирование, что позвол ет на самом коротком интервале изменени  сигнала записи получить шестнадцать уровней пилообразно измен ющегос  напр жени .

В случае аналогового формировани  сигнала записи пор док работы устройства несколько измен етс . При этом в кодопреобразователе 1 двоичный код, получаемый на выходе преобразовател  17 кода, сразу же подаетс  на вход цифроаналогового преобразовател  19, а получаемый на его выходе ступенчатый сигнал подаетс  на интегратор 20, на вьгходе которого формируетс  пилообразное напр жение. Как и в случае цифрового формировани  сигнала записи, полученное пилообразное напр жение усиливаетс  усилителем 2 записи и поступает дл  записи на магнитную головку 1. Поскольку сигнал такта суммировани  не используетс , из схемы синхронизатора 8 исключаетс  четвертый делитель 25 частоты, во втором делителе 15 частоты уменьшаетс  коэффициент до четырех и в 16 раз снижаетс  частота синхронизации .

Claims (1)

1. Устройство дл  записи цифровой информации, содержащее последователь

5 O

0

;

5

0

8

но соединенные усилитель записи и первый сдвигающий регистр, подключенный первым входом к выходу формировател  сигнала обратной св зи и вторым входом к первой из шин синхронизации , и второй сдвигающий регистр , подключенный входом к шине информации , синхронизирующим входом - к второй из шин синхронизации и первыми выходами - к входам статического регистра, подсоединенного выходом к управл ющему входу коммутатора , отличающеес  тем, что, с целью повьш1ени  плотности записи информации на магнитньй носитель записи, в него введены первый кодопреобразователь, включенный первым входом и выходом между выходами соответствующих разр дов первого сдвигающего регистра и входом усилител  записи, коммутатор и второй кодопреобразователь , подключенный выходом к одному промежуточному входу первого сдвигающего регистра, соединенного другим промежуточным входом с выходом коммутатора, входом управлени  - к соединенным между собой входу управлени  статического регистра и третьей шине синхронизации , причем первый .сдвигающий регистр подключен выходами первых разр дов к соединённым между собой входам коммутатора и формировател  сигнала обратной св зи, второй кодопреобразователь подсоединен входами к вторым выходам второго сдвигающего регистра, а первый кодопреобразователь содержит счетный триггер, преобразователь кода, входы которого  вл ютс  первым и вторым входами первого кодопреобразовател , регистр пам ти, подключенный входами к выходам преобразовател  кода, управл ющим входом - к второму входу первого кодопреобразовател , соединенного с выходом последнего разр да первого сдвигающего регистра, цифро- аналоговый преобразователь и интегратор , выход которого  вл етс  выходом первого кодопреобразовател , при этом цифроаналоговый преобразователь включен между выходом реги- стрй пам ти и первым входом интегратора , второй вход которого через счетный триггер подключен к третьему входу первого кодопреобразовател  и к первой шине синхронизации.

2, Устройство по п. 1, отличающеес  тем, что первый кодопреобразователь содержит преобразователь кода, входы которого  вл ютс  первым входом первого кодопреобразовател , регистр пам ти, соединенный управл ющим входом с вторым входом первого кодопреобразовател  и подключенный входами к выходам преобразовател  кода, сумматор, подсоединенный первым входом к выФлг

Qtftфи Л

ходу регистра пам ти, вторым и третьим входами - к третьему и четвертому входам первого кодопреобразовател , первым выходом через счетный триггер - к четвертому входу сумматора , и цифроаналоговый преобразователь , включенный межцу вторым выходом сумматора и выходом первого кода преобразовател , соединенного четвертым входом с четвертой шиной синхронизации.

ОЗаг.З

фиё.В

4s