SU1476494A1

SU1476494A1 - Дискретный интегратор

Info

Publication number: SU1476494A1
Application number: SU874252803A
Authority: SU
Inventors: Александр Николаевич Курганов
Original assignee: Московский Инженерно-Физический Институт
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1989-04-30

Abstract

Изобретение относитс к аналоговой технике и может быть использовано при создании многопетлевых структур фильтров на коммутируемых конденсаторах. Цель изобретени - расширение функциональных возможностей за счет получени интеграла разност входных сигналов. Интегратор содержит первый и второй операционные усилители, первый и второй интегрирующие конденсаторы, с первого по одиннадцатый коммутируемые конденсаторы. Предложенное устройство обеспечивает реализацию как инвертирующего, так и неинвертирующего (без потерь и демпфированного) дискретных интеграторов второго пор дка. 1 ил.

Description

Изобретение относитс к аналоговой технике и может быть использовано при создании многопетлевых структур фильтров на коммутируемых конденсаторах .

Цель изобретени - расширение функциональных возможностей за счет получени интеграла разности входных сигналов .

На чертеже представлена функциональна схема дискретного интегратора .

Интегратор содержит первый 1 и второй 2 операционные усилители, первый 3 и второй 4 интегрирующие конденсаторы и коммутируемые конденсаторы 5-15. Каждый коммутируемый конденсатор состоит из конденсатора 16 и двух переключателей 17 и 18, один из выводов каждого из которых соединен с шиной нулевого потенциала.

Дискретный интегратор работает следующим образом.

Все ключи дискретного интегратора коммутируютс с тактовой частотой Јт, причем в первую половину периода следовани тактовых импульсов (нечетные моменты времени) переключатели наход тс в положении, показанном на чертеже; в другую половину периода тактовой частоты (четные момен- ты) переключатели наход тс в положении , противоположном показанному на чертеже. При такой коммутации ключей на выходе схемы выполн етс условие

Јь

ч

Ж

Зь

„чети „нечётн и вы и век

z-i.

4ь

Предположим, дл входного сигнала (как на инвертирующем входе, так и на неинвертирующем) выполн етс аналогичное условие, т.е.

„четн нечетн

U 8 Ub

H-(Z)

(т.е. входной сигнал снимаетс со схемы выборки-хранени с такими свойствами либо с выхода аналогичного интегратора). В этом случае переда- точные функции предложенного устройства (при выборке сигнала на выходе в нечетные моменты времени) в Z-об- ласти описываютс выражени ми: дл неинвертирующего входа г , „ч С,С,0 +Z- (CrC1CJ-C8CjoI+Z(CeCar Cfi)..

h (Ј)-«

Q(Z)

(1)

дл инвертирующего входа

(C3CiIC8iCI) Q(Z)

(2) где Q(Z) С5(С3-С,0)+С10-СМ C -al+Z O-C C ,,);

С| - емкость 1-го коммутируемого конденсатора интегратора, нормированна относительно емкостей интегрирующих конденсаторов , прин тых за единицу .

Claims

В отличие от устройства-прототипа, позвол ющего реализовать лишь функцию инвертирующего дискретного интегратора второго пор дка, в предложенном дискретном интеграторе введение дополнительных коммутируемых конденсаторов обеспечивает реализацию как инвертирующего , так и неинвертирующего (без потерь и демпфированного) дискретных интеграторов, благодар чему по вл етс возможность получени интеграла разности входных сигналов. Формула изобретени Дискретный интегратор, содержащий первый операционный усилитель, неинвертирующий вход которого соединен с шиной нулевого потенциала, первый интегрирующий конденсатор, включенный между инвертирующим входом и вы- хрдом первого операционного усилител , второй операционный усилитель, между инвертирующим входом и выходом которого включен .второй инвертирующий конденсатор, неинвертирующий вход

Q

5

0

5

Q

5

0

подключен к шине нулевого потенциала, а выход вл етс выходом интегратора , первый и второй коммутируемые конденсаторы , включенные между первым информационным входом интегратора и инвертирующим входом первого операционного усилител , третий коммутируемый конденсатор, включенный между выходом первого операционного усилител и инвертирующим входом второго операционного усилител , выход которого через четвертый коммутируемый конденсатор соединен с его инвертирующим входом и через п тый коммути-- руемый конденсатор с инвертирующим входом первого операционного усилител , шестой коммутируемый конденсатор включен между первым информационным входом интегратора и инвертирующим входом второго операционного усилител , соединенным с первым выводом седьмого коммутируемого конденсатора , причем каждый коммутируемый конденсатор содержит конденсатор, обкладки которого соединены с переключающими контактами первого и второго переключателей, первые переключаемые контакты первого и второго переключателей вл ютс соответственно первым и вторым выводами переключаемого конденсатора, а вторые соединены с шиной нулевого потенциала, отличающийс тем, что, с целью расширени функциональных возможностей за счет получени интеграла разности входных сигналов, в него введены восьмой, дев тый, дес тый и один-} надцатый коммутируемые конденсаторы второй вывод седьмого коммутируемого конденсатора подключен к второму информационному входу интегратора, соединенному через восьмой и дев тый коммутируемые конденсаторы с инвертирующими входами второго и первого операционных усилителей соответственно , дес тый и одиннадцатый коммутируемые конденсаторы включены параллельно третьему и п тому коммутируемым конденсаторам соответственно.

Выход