SU1474826A1

SU1474826A1 - Двухтактный усилитель мощности

Info

Publication number: SU1474826A1
Application number: SU874228312A
Authority: SU
Inventors: Николай Борисович Догадин
Original assignee: Н.Б. Догадин
Priority date: 1987-04-13
Filing date: 1987-04-13
Publication date: 1989-04-23

Abstract

Изобретение относитс к усилительной технике. Цель изобретени - повышение коэффициента усилени по мощности. Двухтактный усилитель мощности содержит транзисторы 1-4, источник питани с шинами 5 и 7, диод 6, элемент 8 разв зки, выполненный на резисторе, и резистор 9. При переходе транзистора 1 в режим насыщени возрастает ток транзистора 4. Транзистор 2 отпираетс , а выходное напр жение вновь начинает возрастать. Усиление входного сигнала обеспечиваетс транзисторами 4 и 2. Увеличение выходного напр жени на нагрузке приводит к смещению диода 6 в обратном направлении и отключению транзистора 1 от шины 5. Транзистор 3 переходит в режим глубокого насыщени . Дл ускорени выхода его из насыщени при уменьшении входного сигнала м.б. использован базовый резистор. При уменьшении входного сигнала режимы эл-тов измен ютс в обратном пор дке. 1 ил.

Description

Изобретение относится к усилительной технике и может быть использовано в выходных каскадах усилителей мощности звуковой частоты.

Цель изобретения - повышение коэффициента усиления по мощности.

На чертеже представлена принципиальная электрическая схема одного плеча двухтактного усилителя мощности.

Двухтактный усилитель мощности, содержит первый, .второй, третий и четвертый транзисторы 1-4,первую шину.5 источника питания, диод 6, вторую шину 7 источника питания, элемент 8 развязки, выполненный на резисторе, резистор 9.

Двухтактный усилитель мощности работает следующим образом.

В исходном состоянии на базу четвертого транзистора 4 подается начальное смещение, обеспечивающее некоторый ток потоя через первые транзисторы 1 двухтактного выходного каскада, вторые транзисторы 2 - за счет соответствующего выбора сопрот тивления резисторов 9 - в обоих плечах оказываются заперты. Входные сиг~ .налы, имеющие малую амплитуду, уси- 30 ливаются четвертым, третьим и первым транзисторами 4, 3, 1, а второй транзистор 2 по-прежнему заперт.

При определенной мгновенном значе+ 35 нии входного сигнала первый транзистор 1 переходите режим насыщения. Дальней- ^:шее увеличение напряжения входного сигнала в некоторых пределах не вызывает изменений выходного напряже- до ния на нагрузке, при этом ток четвертого транзистора 4 возрастает. Далее второй транзистор 2 отпирается, а’ выходное напряжение вновь начинает возрастать, теперь усиление, входного 45 сигнала обеспечивается четвертый и вторым транзисторами 4, 2. Увеличение выходного напряжения на нагрузке приводит к смещению диода 6 в обратном направлении и отключению первого транзистора 1 от первой шины 5 источника питания. Третий транзистор 3 переходит в режим глубокого насыще5 ния. Для ускорения выхода его из насыщения при уменьшении входного сигнала может быть использован базовый резистор (показан на схеме пункти1 ром). При уменьшении входного сигнала режимы элементов изменяются в обратном порядке.

Claims

Формула изобретения

15 Двухтактный усилитель мощности, содержащий два симметричных плеча, выполненные на транзисторах противоположной структуры, причем каждое плечо выполнено на первом - четвертом транзисторах, коллекторы первых и вторых транзисторов обоих плеч объединены и являются выходом двухтактного усилителя мощности, в каж25 дом плече эмиттер первого транзистора соединен с первой шиной источника питания через диод, включенный в прямом направлении по отношению к первой шине источника питания, эмиттер второго транзистора соединен с второй шиной источника питания, коллектор третьего транзистора соединен с базой первого транзистора через элемент развязки, коллектор четвертого транзистора соединен с базой второго транзистора, а база является входом соответствующего плеча, при этом первый и второй транзисторы в нервом плече и третий, четвертый транзисторы во втором плече имеют одинаковую структуру, о т— личающийся тем, что, с целью повышения коэффициента усиления по мощности, в каждом плече эмит тер четвертого транзистора соединен с базой третьего транзистора, между базой и эмиттером второго транзистора включен резистор, эмиттер третьего транзистора соединен с общей шиной.