SU1467706A1 - Устройство дл управлени тиристорным коммутатором переменного тока - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использова- но в силовой преобразовательной технике . Целью изобретени   вл етс  повышение надежности работы при формировании квазисинусоидального напр жени  пониженной в два раза частоты . В устройстве управлени  формируют последовательность пр моуголь ных импульсов синхронизированных по переднему и заднему фронтам с моментами равенства мгновенных значеНИИ напр жений двух фаз трехфазной сети, причем дл  получени  передних фронтов пр моугольных импульсов используют полуволны напр жений одной пол рности, а дл  получени  задних фронтов используют полуволны напр жений тех же фаз противоположной пол рности. Всю, последовательность пр моугольных импульсов разбивают на чередующиес  основные и вспомогательные импульсы, причем вспомогательные импульсы используют в качестве разрешающих дл  формировани  каждого последующего основного импульса , а основные импульсы используют в качестве разрешающих дл  формировани  каждого последующего вспомогательного импульса и в качестве импульсов управлени  теми тиристорами , которые позвол ют подать на выход коммутатора отрезки синусоид напр жений сети, имеющие место начина  от момента формировани  соответствующего импульса управлени  до моментов естественного запирани  указанных тиристоров. 4 ил. S (Л С 4 О5

Description

Изобретение относитс  к электротехнике и может быть использовано в силовой преобразовательной технике дл  управлени  электроприводами, дл  обеспечени  пониженной скорости движени  их исполнительных органов.

Целью изобретени   вл етс  повы- ,шение надежности работы при формировании квазисинусоидального напр жени  пониженной в два раза частоты.

На фиг.1 изображена функциональна  схема устройства; на фиг.2 - схема узла запоминани  сигнала;на фиг.З и 4 - диаграммы напр жений коммутатора соответственно при пр мом и обрат- ,ном пор дке чередовани  фазных на- ;пр жений на его входах.

Силовой тиристорный коммутатор состоит из включенных между трехфазной сетью и нагрузкой трех пар ;

встречно-параллельно соединенных тиристоров 1и25 ЗиА, 5и6,

К nepBONry 7, второму 8 и третье- му 9 входам коммутатора подключены тиристоры соответственно 1, 3 и 5 - анодами, 2, А, 6 - катодами. К первому 10, второму 11 и третьему 12 выходам коммутатора подключены тири |сторы соответственно 1-, 3, 5 - катодами , 2, 4, 6 - анодами. Устройство содержит трехфазный трансформатор 13, подключенный первичной обмоткой к трехфазной сети, первой вторичной обмоткой - к входу формировател  14 синхронизирующих импульсов, а второй - к входу фазового анализатора 15. Устройство содержит входной узел 16 запоминани  сигнала, соединенный через диф(ЬeReнциpy oщyю цепь 17 с первым входом первого элемента ИЛИ 18. Вход узла 16 подключен к первому выходу формировател  14.

Устройство содержит также трех- входовой шестиканальньм распределитель 19 импульсов, выходы которого через усилительно-разв зывающий узел 20 подключены к ЦЕПЯМ управлени  тиристоров 1-6 коммутатора.

Формирователь 14 содержит три ко-мпаратора 21-23 и два переключател  24 и 25. Входы компараторов 21-23 подключены через трехфазный трансформатор 13 соответственно к входам 7-9 коммутатора.

Вькод компаратора 22 подключен, к первому и второму входам переключателей 24 и 25. Выход компаратора 23 подключен к первому и второму входам переключателей 25 и 24. Выходы компаратора 21, переключателей 24 и 25  вл ютс  соответственно пер- вьм, вторым и третьим выходами формировател  14,

Фазовый анализатор 15 содержит резистор 26, конденсатор 27 и мостовой выпр митель 28, нагруженный на реагирующий орган 29 (реле). Один из вьшодов резистора 26, конденсатора 27 и один из входов выпр мител  28 подключены каждый к одной из фаз второй трехфазной вторичцой обмотки трансформатора 13, Вторые выводы эт элементов соединены в звезду. Испонительными элементами органа 29 слу жат восемь переключателейj два из которых (24 и 25) вход т в состав формировател  14, а переключатели 30-35 в состав распределител  19,

0

5

0

5

0

5

0

Входной узел 16 содержит злемент ИЛИ 36, первый вход которого  вл етс  входом узла 16, а выход  вл етс  выходом узла 10, и соединен с вторым входом элемента 36 и через конденсатор 37 - с общим выводом 38 источника питани  устройства.

Распределитель 19 импульсов содержит шесть узлов 39-44 запоминани  сигнала, три элемента ИЛИ 45 - 47 и шесть переключателей 30-35. Каждый из узлов 39-44 содержит элементы И 48, элемент ИЛИ 49 и конденсатор 50. Входы элементов 48 и 49  вл ютс  входами узла запоминани , выходом которого  вл етс  выход .элемента 48. Второй вход элемента 48 подключен к выходу элемента 49, а выход - к второму входу элемента 49 и одному из выводов конденсатора 50, второй вывод которого соединен с общим выводом 38.

Первые входы узлов 39 и 40- соединены между собой и подключены к выходу компаратора 21. Первые входы узлов 41 и 42 соединены между собой и подключены к выходу переключател  24. nepBbfe входы узлов 43 и 44 соединены между собой и подключены к выходу переключател  25.

Выходы узлов 39-41, 43 и 44 соединены с вторыми входами узлов 44, 43, 40,42 и 41. Выход узла 42 соединен с вторым входом элемента 18, выход которого подключен к второму входу узла 39.

Выходы узлов 39, 41 и 43 подключены к одному из входов элементов 45 и 47, 45 и 46, 46 и 47, к первым входам переключателей 35, 31 и 33 и к вторым входам переключателей 30, 34 и 32. Выходы элементов 45-47 подключены к первым входам переключателей 32, 34 и 30 и к вторым входам переключателей 33, 31 и 35. Выходы переключателей 30-35  вл ютс  выходами распределител  19 и через соответствующие каналы усилительно-разв зывающего узла 20 подключены к входам управлени  тиристоров 6, 5, 4, 3, 2 и 1 коммутатора.

Узел запоминани  сигналов действует следующим образом.

При логическом О на входе эле- мента 48 сигнал на выходе узла отсутствует независимо от величины сигнала на входе элемента 49. При поступлении логической 1 на вход эле51

мента 49 и при условии, что на входе элемента 48 установлена логическа  1, на выходе узла устанавливаетс  логическа  1 fj сохран етс  в течение времени существова ни  на входе элемента 48 независимо от дальнейшего наличи  или отсутстви  логической 1 на втором, входе элемента 49. В этом случае происходит само- .блокировка схемы через первый вход элемента 49. Конденсатор 50 защищает узел от самовключени  при подаче напр жени  питани .

Принцип действи  фазового анализатора 15 основан на неравномерном распределении напр жени  в фазах при несимметричной ргх нагрузке. При этом полное сопротивление ветвей анализатора должно быть одинаковьм, что определ етс  равенством полных сопротивлений резистора 26, конденсатора 27 и реагирующего органа 29. При обратном пор дке чередовани  фазных напр жений напр жение в ветви с реагирующим органом повышаетс  и последний включаетс , осуществл   переключение переключателей 24, 25, 30-35. В исходном состо нии к выходам этих переключателей подключены их первые входы.

Устройство работает следующим образом .

Компараторы 21-23 формируют последовательность пр моугольных импульсов , синхронизированных с моментами равенства мгновенных значений напр жений двух фаз трехфазной сети подаваемых на соответствующие входы коммутатора.

Выходные импульсы компараторов 22 и 23 подаютс  на первые входы переключателей 24 и 25 и на вторые входы переключателей 25 и 24, которые ,  вл  сь исполнительными элементами реагирующего органа 29 фазового анализатора 15, обеспечивают совместно с компаратором 21 следующую последовательность пр моугольных импульсов: U ., - U ;; - 74 незвисимо от пор дка чередовани  фаз сети (фиг.З и 4). Эти импульсы соответствуют определенным соотношени м фазных напр жений сети.Так, импульс и.„ формируют на интервалах времени когда напр жение, поданное на первы вход 7 коммутатора превьшает величну напр жени , поданного на его третий вход 9. При пр мом пор дке сле77066

довани  фазных напр жений, когда напр жение , приложенное к первому входу 7, опережает напр жение, приложенное на второй вход 8, но отстает от напр жени , приложенного к третьему входу 9, импульс и, формируетс  компаратором 23 на интервале превышени  напр жением на втором входе 8

Q напр жени , приложеннного к первому входу 7 коммутатора. В этом случае импульс U24 формируетс  компаратором 22 на интервале превышени  напр жением на третьем входе 9 KOMMV5 татора напр жени , приложенного к второму его входу 8.

При обратном пор дке фазных напр жений , когда напр жение, подан- ное на первый вход 7, опережает на0 пр жение, поданное на третий вход 9, но отстает от напр жени , поданно- го на второй вход 8, реагирующий орган фазового анализатора переключает свои исполнительные элементы 25 переключатели 24 и 25, При этом им- .пульс Ujj формирует компаратором 22 на интервале времени, когда напр жение , приложенное к третьему входу 9 коммутатора, выше напр жени , при30 ложенного к второму его входу 8. Импульс формируетс  компаратором 23 на интервале превышени  напр жением на втором входе 8 значений напр жени  первого входа 7,

При пр мом пор дке фазных напр жений импульсы 21 используют дл  управлени  тиристорами 1, 4 и 6, импульсы ил5 дл  управлени  тиристорами 2, 3 и 6, импульсы и 2i - дл  управлени  тиристорами 2, 4 и 5. При реверсе сети импульсы Uo, используют дл  управлени  тиристорами 1, 3 и 6, импульсы и -25 - дл  управлени  тиристорами 1, 4 и 5, импульсы U 4 - дл  управлени  тиристорами 2, 3 и 5. Импульсы и 21 подаютс  на входы узлов 39 и 40 распределител  19.Импульс и,14 подают на входы узлов 41 и 42. Импульс и тс подают на входы узлов 43 и 44. Импульсы Uj, поступают на первый вход элемента 36, узла 16, который с поступлением на него первого импульса Uai формирует логическую 1 на выходе и удерживает ее затем в течение всего времени

35

40

45

50

55

работы устройства посредством св зи выхода элемента 36 с его вторым входом . Конденсатор 37 служит дл  повышени  помехоустойчивости узла 16.

В момент формировани  логической 1 на выходе узла 16 импульс ограниченной длительности подаетс  с дифференцирующей цепи 17 через.эле- мент 18 на вход узла 39. Поскольку н другой вход этого узла подан пр моугольный и шульс данный узел включаетс . Его выходной импульс Оз  вл етс  разрешающим дл  узла 44, С приходом на первый вход этого узла кмпульса , последний отпираетс  и посьшает свой выходной импульс 1)44 в качестве разрешающего на вход узла 41, которьш включаетс  при по- ступлении на его другой вход импульса Далее процессы повтор ютс  дл  узлов 40, 43 и 42. В целом выходные импульсы узлов 39-44  вл ютс  разрешшощими дл  включени  узло соответственно 44, 43, 40, 39, 42 и 41. Выходные импульсы U4 узлов 40, 42 и 44  вл ютс  вспомогательными и используютс  только дл  разрешени  работы узлов соот- вететвенно 43, 39 и 41„ Выхйдные им- .пульсы последних нвл ютс  основными . Их используют в качестве разрешающих дл  формировани  каждого последующего вспомогательного им- пульса соответственно и,г, 1/44 и J S также в качестве импульсов управлени  теми тиристорами, которые позвол ют подать на выход коммутатора отрезки синусоид напр жений сети, начина  с момента формировани  соответствующего импульса управлени  до момента естественного запирани  з азанных тиристоров.

,Импульсы и 33 подают на один из входов, элементов 45 и 47 импульс и 41 - на один из входов элементов 45 и 46, импульс U 4i - на один из входов элементов 46 и 47. С выходов узлов 39, 41 и 43 и элементов 45-47 импульсы управлени  U ,, подаютс  на первые входы переключателей соответственно 30, 32, 35; 31, 32, 34; 30, 33, 34, а также на вторые входы переключателей 30, 33, 35; 31, 33, 34; 31, 32, 35. Переключатели 30-35,  вл  сь исполнительными элементами реагирующего органа 29 фазового анализатора 15, подключают к своим выходам свои первые входы при пр мом пор дке фазных напр жений и свои вторые входы - при обратном их пор дке чередовани . С выходов переключателей 30-35 импульсы управлени  Uv,j, U „5 , U , Uyj , Ui/2, и VI подают через каналы усилительно-разв зывающего узла 20 на депи управлени  соответствующих тиристоров 6-1 коммутатора,

Формирование импульсов управлени  определ етс  соответствующим состо нием фазных напр жений сети, а пор док подачи на тиристоры завиг сит от пор дка чередовани  фазных напр жений сети.При этом на выходах 10-1 коммутатора формируютс  квазисинусоидальные напр жени  U о, U , , U, частота которых в-два раза ниже частоты сети, а пор док следовани  противоположен пор дку следовани  входных фазных напр жений U-,, Uj, Ug коммутатора. Это позвол ет снизить в два раза синхронную угловую частоту вращени  ротора электродвигател  и одновременно изменить направление вращени  на противоположное без контактных переключений в коммутационной аппаратуре. Тем самым обеспечива етс  требование к электроприводу шахтного забойного скребкового кон- вейера, в соответствии с которым необходимо снижать в два раза скорость движени  скребковой цепи при транспортировании оборудовани  в лазу шахты,

Формирование каждого импульса управлени  определ етс  только ветствующим состо нием фазных напр жений сети. Этим исключаютс  сбои в работе коммутатора,повьш1аетс  помехозащищенность систе « 1 его управлени  ,

В случае обрыва фазы напр жени  сети, соответствующий пр моугольный импульс не будет сформирован. Следовательно , на вход установки соответствующего узла запоминани  не будет подан этот импульс. Этот узел, в свою очередь, не сформирует основной либо вспомогательный импульсы и не подаст разрешающий импульс на вход последующего узла запоминани , Тем самым формирование импульсов управлени  тиристорами будет прекращено и электродвигатель, подключенный к выходу коммутатора, в этом случае будет отключен от сети. Этим исключено неполнофазное электропитание приводного электродвигател  и тем самым повышена надежность и долговечность его работы.

5 1467706

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  тири- сторным ком гутатором переменного тока, содержащее источник питани , шестиканальный распределитель импульсов , выходы которого подключены к входам усилительно-разв зьшающего узла, выходы которого  вл ютс  выходами устройства, трехфазный транс--;- форматор, первична  обмотка которого предназначена дл  подключени  к . питающей сети, перва  вторична  обмотка подключена к входу формировател  синхрони зирующих импульсов,втора  вторична  обмотка - к входу фазового анализатора, отличающеес  тем, что, с целью повьшени  надежности работы при формировании квазисинусоидального напр жени  пониженной в два раза частоты, устройство снабжено входным узлом запоминани  сигнала, содержащим элемент ИЛИ и конденсатор, первым элементом ИЛИ и дифференцирующш. узлом, шестиканальный распределитель импульсов снабжен шестью узлами запоминани  сигнала, шестью переключател ми, вторым , третьим и четвертым элементами ИЛИ, формирователь синхронизирующих импульсов снабжен трем  компараторами , седьмым и восьмым переключател ми , каждый узел запоминани  сигнала в шестиканальном распределителе импульсов содержит элемент И, элемент ИЛИ и конденсатор, причем первый вход элемента И  вл етс  первым входом узла запоминани  сигнала, выход этого элемента  вл етс  выходом указанного узла и соединен с первым входом элемента ИЛИ и через конденсатор - с общим выводом источника питани , второй вход элемента ИЛИ  вл етс  вторым входом узла запоминани  сигнала, выход элемента ИЛИ соединен с вторым входом элемента И первый вход элемента ИЛИ входного узла запоминани  сигнала  вл етс  входом указанного узла, выходом которого  вл етс  выход Элемента ИЛИ, который соединен с вторьм входом .того же элемента ИЛИ и через конденсатор - с общим выводом источника питани , входами формировател  синхронизирующих импульсов  вл ютс  входы компараторов, неинвертирующие входы первого, второго и третьего коммутатора соединены соответствен-

   10

   0

   5

   0

   5

   0

   5

   0

   5

   0

   5

   но с инвертирующими входами, третьего , первого и второго компараторов , вькод второго компаратора подключен к первому и второму входам соответственно седьмого и восьмого переключателей, вькод третьего компаратора подключен к первому и второму входам соответственно восьмого и седьмого переключателей, выходы первого компаратора, седьмого и вось мого .переключателей  вл ютс  соответственно первым, вторым и третьим выходами формировател  синхронизирующих импульсов, первый выход которого подключен через последовательно соединенные входной узел запоми- I нани  сигнала и дифференцирующий узел к первому входу первого элемента ИЛИ, первые входы первого и второго , третьего и четвертого, п того и шестого узлов запоминани  шести- канального распределител  импульсов подключены соответственно к первому, второму и третьему выходам формировател  синхронизирующих импульсов, выходы первого, второго, третьего, п того и. шестого узлов запоминани  сигналов соединены с вторым входом соответственно шестого, п того,второго , четвертого и третьего узлов запоминани , выход четвертого узла запоминани  соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом первого узла запоминани  сигнала, входы второго , третьего и четвертого элементов ИЛИ подключены соответственно к выходам первого и третьего, третьего и п того, первого и п того узлов запоминани  сигналов, выходы перво- JY), третьего и п того узлов запоминани  сигналов подключены также к первому входу соответственно шестого,второго и четвертого переключателей и к второму входу соответственно первого , п того и третьего переключат.елей, выходы второго, третьего и четвертого элементов ИЛИ подключены к первым входам соответственно третьего, п того и первого и также к вторым входам соответственно четвертого, второго и шестого переключателей, выходы первого, второго, третьего, четвертого, п того и шестого пере- кдючателей  вл ютс  выходами распределител  импульсов, а управл ющие входы всех переключателей соединены с выходом фазового анализатора.

   Фие.2

   Ф1а.З

   %i Л 4s ,

   ФигЛ