SU145068A1 - Koltseva scaling scheme - Google Patents

Koltseva scaling scheme

Info

Publication number
SU145068A1
SU145068A1 SU697790A SU697790A SU145068A1 SU 145068 A1 SU145068 A1 SU 145068A1 SU 697790 A SU697790 A SU 697790A SU 697790 A SU697790 A SU 697790A SU 145068 A1 SU145068 A1 SU 145068A1
Authority
SU
USSR - Soviet Union
Prior art keywords
triodes
triggers
koltseva
trigger
scaling scheme
Prior art date
Application number
SU697790A
Other languages
Russian (ru)
Inventor
Э.С. Антипенко
Original Assignee
Э.С. Антипенко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Э.С. Антипенко filed Critical Э.С. Антипенко
Priority to SU697790A priority Critical patent/SU145068A1/en
Application granted granted Critical
Publication of SU145068A1 publication Critical patent/SU145068A1/en

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

Изобретение относитс  к области радиотехники и вычислительной техники и, в частности, касаетс  кольцевых пересчетных схем.The invention relates to the field of radio engineering and computing and, in particular, relates to ring scaling circuits.

Кольцевые пересчетные схемы известны. Предлагаемое изобретение имеет цель обеспечить получение в кольцевых пересчетных схемах коэффициента пересчета, вдвое большего, чем число триггеров, без снижени  быстродействи  схемы.Ring scaling schemes are known. The present invention aims to ensure that in ring scaling circuits a scaling factor is twice as large as the number of flip-flops, without sacrificing the speed of the circuit.

Предложенна  кольцева  пересчетна  схема, выполненна  на потенциальных триггерах отличаетс  от известных тем, что в ней входы всех триггеров объединены общей шиной п соединены с базами (сетками) триодов (ламп) через диодные схемы «и, вторые входы которых подключены к коллекторам (анодам) триодов (ламп) предшествующих триггеров.The proposed ring scaling circuit made on potential triggers differs from the known ones in that the inputs of all the triggers are connected by a common bus n connected to the bases (grids) of triodes (lamps) through diode circuits "and, the second inputs of which are connected to collectors (anodes) of triodes (lamps) preceding triggers.

На фиг. I приведена предлагаема  кольцева  пересчетна  схема на потенциальных триггерах /, 2 . . . п с коэффициентом пересчета 2п; на фиг. 2 - принципиальна  схема каждого потенциального триггера, выполненна  на ползпроводниковых триодах.FIG. I shows the proposed ring scaling scheme for potential triggers /, 2. . . p with a conversion factor of 2n; in fig. 2 - schematic diagram of each potential trigger, made on polzprovodnikovyh triodes.

Входной сигнал подаетс  на базы триодов каждой бинарной  чейки через схемы «и (диоды D} и D2, которые управл ютс  потенциалами коллекторов триодов предшествующих триггеров. В схеме триггера (фиг. 2) обозначены С/, С2 и Сф емкости, г R,; , Rg и R1 соответствующие сопротивлени  триггера.The input signal is fed to the bases of the triodes of each binary cell through the circuits "and (diodes D} and D2, which control the potentials of the collectors of the triodes of the preceding triggers. In the trigger circuit (Fig. 2), the capacitance is R ,; , Rg and R1 are the corresponding trigger resistances.

На фиг. 1 триггеры 1, 2 . . . п показаны в положении, когда левые триоды триггера открыты, а правые закрыты (запертые триоды заштрихованы ).FIG. 1 triggers 1, 2. . . n is shown in the position when the left trigger triodes are open, and the right ones are closed (the locked triodes are shaded).

Левые триоды триггеров управл ют правыми базами следующих за ним триггеров, правые триоды- левыми. Коллекторы последнего триггера в отличие от остальных св заны с соответствующими базами первого триггера. Таким образом, при проходе первого импульса, когда все левые триоды открыты, опрокинетс  первый триггер, втopы импульсом- второй и т. д. В исходное состо ние схема вериетс  после 2/7-го импульса, где п - число триггеров. Путем соединени  базы какого-либо триода триггера с коллектора.ми других триодов можно получать произвольные коэффициенты пересчета.The left triodes of the triggers control the right bases of the following triggers, the right trio-triggers. The latter trigger collectors, unlike the others, are associated with the corresponding bases of the first trigger. Thus, when the first pulse passes, when all the left triodes are open, the first trigger is tripped, the second is triggered by a pulse, and so on. By combining the base of any trigger triode from the collectors of other triodes, arbitrary conversion factors can be obtained.

SU697790A 1961-02-15 1961-02-15 Koltseva scaling scheme SU145068A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU697790A SU145068A1 (en) 1961-02-15 1961-02-15 Koltseva scaling scheme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU697790A SU145068A1 (en) 1961-02-15 1961-02-15 Koltseva scaling scheme

Publications (1)

Publication Number Publication Date
SU145068A1 true SU145068A1 (en) 1961-11-30

Family

ID=48300673

Family Applications (1)

Application Number Title Priority Date Filing Date
SU697790A SU145068A1 (en) 1961-02-15 1961-02-15 Koltseva scaling scheme

Country Status (1)

Country Link
SU (1) SU145068A1 (en)

Similar Documents

Publication Publication Date Title
US2536808A (en) Fast impulse circuits
GB879651A (en) Improvements in or relating to transistor circuits
US3021517A (en) Analog-to-digital converter
US3121176A (en) Shift register including bistable circuit for static storage and tunnel diode monostable circuit for delay
US3219845A (en) Bistable electrical circuit utilizing nor circuits without a.c. coupling
SU145068A1 (en) Koltseva scaling scheme
US3599018A (en) Fet flip-flop circuit with diode feedback path
GB1243676A (en) Bistable trigger circuits
US2995666A (en) Exclusive or logical circuit
US3509366A (en) Data polarity latching system
US3112413A (en) Synchronous logic circuit
GB1229349A (en)
GB1032422A (en) Logic circuit
US3109108A (en) High speed stepping switch circuit
GB803578A (en) Improvements in or relating to switching arrangements
SU429422A1 (en) THREE INPUT SUMMATOR
GB1028650A (en) Improvements relating to threshold logic circuits
US3117240A (en) Transistor inverter amplifier employing capacitor diode combination to provide synchronous output from synchronoulsy applied input
US3229116A (en) Coincidence gate employing reverse biased tunnel diode
SU390659A1 (en) NEGAH INVENTIONS
US3069566A (en) Synchronous logical circuit
US3107308A (en) Transistorized magnetic amplifier and amplifier-complementer for digital computer circuits
GB1359253A (en) Devices for staring the amplitude of an electric signal
US3109109A (en) Circuit employing negative resistance asymmetrically conducting devices connected inseries randomly or sequentially switched
GB1275645A (en) Transistor switching circuit