SU1434461A1 - Устройство дл считывани графической информации - Google Patents
Устройство дл считывани графической информации Download PDFInfo
- Publication number
- SU1434461A1 SU1434461A1 SU874242642A SU4242642A SU1434461A1 SU 1434461 A1 SU1434461 A1 SU 1434461A1 SU 874242642 A SU874242642 A SU 874242642A SU 4242642 A SU4242642 A SU 4242642A SU 1434461 A1 SU1434461 A1 SU 1434461A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- transistor
- signal
- information
- Prior art date
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и мо-жет быть использовано дл считывани графической информации. Цель изобретени - повышение точности устройства . Устройство дл считьюани гра фической информации содержит планшет 1, коммутаторы 2,3, дешифратор 4, счетчик 5, блок 6 управлени , ключ 7, съемник 8 координат, усилитель 9,, выпр митель 10 считанного сигнала, блок 11 аналоговой пам ти, блок 12 сравнени , мультиплексор 14, аналого-цифровой преобразователь 13 с соответствующими функциональными св з ми . 1 з.п.ф-лы, 2 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл считывани графической информации.с
Цель изобретени - повышение точности устройства.
На фиг.1 приведена блок-схема предлагаемого устройства; на фиг„2 - схема аналоговой пам ти.Ю
Устройство дл считьгоани графической информации (фигЛ) содержит планшет 1 с системами взаимно орто- гональных координатных шин (не показаны ) , подключенных к соответствую-}5 щим коммутаторам 2,3, входы которых соединены с выходом дерлифратора 4, вход которого через счетчик 5 соединен с первым выходом блока 6 управлени , один из входов которого нл - 20 етс входом устройства, а другой вход через ключ, вьтолненный в виде кнопочного элемента 7, соединен со съемником 8 координат, который соединен с входом усилител 9, выход KO-I 25 торого соединен с входом выцр мите- л 10 считанного сигнала, выход к о- торого соединен с информационным входами блока 11 аналоговой пам ти и блока 12 сравнени , выход которого ЗО соединен с информационным входом блока 6 управлени , а второй информационный вход соединен с выходом блока 11 аналоговой пам ти и входом аналого-цифрового преобразовател 13, вы- с ход которого подключен к входу мультиплексора 14, два других входа которого соединены соответственно с выходом счетчика 5 и вторым выходом блока 6 управлени , а выход вл етс выхо- 40 дом устройства, другим выходом которого вл етс третий выход блока 6 управлени , четвертый и п тый выходы которого соединены соответственно с первым и вторым управл ющими входа- 45 ми блока 11 аналоговой пам ти.
Блок 11 аналоговой пам ти (фиг.2) содержит первый операционный усилитель 15, пр мой вход которого соединен с первым входом блока, второй вход которого подключен к базе первого транзистора 16, эмиттер которого соединен с общей шиной устройства, а коллектор через резисторный элемент 17 - с базой второго транзисто- ра 18 и через резисторный элемент 19 - с первым выводом резисторного элемента 20 и шиной положительного потенциала
50
с
5 0 5 О с 0 5
0
устройства, котора соединена с эмиттером второго транзистора 18, коллектор которого соединен с первым вьгоо- дом резисторного элемента 21, второй вьгоод которого соединен с входом балансировки нул первого операционного усилител 15, инверсный вход которого подключен к первому вьгооду резисторного элемента 22, аноду диода 23, катод которого соединен с выходом первого операционного усилител 15
С5
и анодом диода 24, катод которого соединен с первым вьтодом резисторного. элемента 25 и анодом диода 26, катод которого соединен с первой обкладкой емкостного элемента 27, коллектором тре,тьего транзистора 28 и пр мым входом второго операционного усилител 29, инвертирующий вход которого соединен с его выходом, выходом блока и вторыми вьшодами элементов 22 и 25; втора обкладка элемента 27, эмиттер третьего транзистора 28 и второй вывод резисторного элемента 30 соединены с общей шиной устройства, а база транзистора 28 соединена с первым вьгоодом элемента 30 и третьим входом блока, второй вход которого соединен с вторым вьгоодом элемента 20.
Устройство работает следующим образом.
От нажати на кнопочный элемент 7 или при поступлении сигнала от ЭВМ (вход блока 6) счетчик 5 под управлением блока 6 организует последовательное считьшание шин координатного пол планшета I. Считьшание заключаетс в коммутации тока по шинам планшета 1 с помощью коммутаторов 2 и 3 в соответствии с сигналами дешифратора 4.
Считанный сигнал со съемника 8 координат усиливаетс усилителем 9 и
«
через выпр митель 10 поступает на вход блока 12 сравнени и вход блока 1 аналоговой пам ти.
По команде блока 6 управлени блок
11аналоговой пам ти запоминает амплитуду входного сигнала. При считывании следующей шины сигнал с выхода блока ,6 управлени не поступает. Таким образом на входах блока 12 срав-. нени будут находитьс считанный сигнал и ранее запомненньй блоком 11 аналоговой пам ти. На выходе блока
12сравнени сформируетс сигнал, соответствующий возрастан1те) входного
сигнала. По мере приближени к центру катушки индуктивности (на фиг,1 не показана) съемника 8 координат сигнал, запомненный от предыдущей шины, и сигнал, считанный от последней шины, уменьшаютс . При этом с блока 6 управлени перед запоминанием на блок 11 аналоговой пам ти поступает сигнал сброса (вход 3, фиг.2). При считьшании N+1 проводника сигнал от съемника 8 координат снова превьш1ает предьщущее значение. По сигналу блока 12 сравнени блок 6 управлени уменьшает на единицу содержимое счетчика 5 и выдает это содержимое через мультиплексор 14 на выход устройства дл ЭВМ, Это соот - ветствует числу N дл дальнейшего
щем входе операционного усилител 15 устанавливаетс потенциал выхода блока 11 благодар обратной св зи через
элемент 22. Если сигнал на первом входе при этом превысит уровень сигнала с выхода блока 11, то положитель- ньй потенциал с выхода усилител 15 через диоды 24,26 зар дит емкостной
Ш элемент 27. По обратной св зи через элемент 22 потенциалы на входе и выходе усилител 15 уравн ютс и зар д прекратитс . Таким образом исключаетс разр д емкостного элемента 27
15 обратным током диода 26.
Сигнал сброса блока 11 аналоговой пам ти поступает на соответствующий вход. По этому сигналу юткрьгоаетс
транзистор 28, который разр жает эле- вычислени координаты X. Затем содер-20 мент 27. При отсутствии сигнала сбро- жимое счетчика 5 увеличиваетс на еди- са элемент 30 удерживает транзистор ницу, считьгоаетс сигнал от данной 28 в закрытом состо нии, шины, запоминаетс блоком 11 и преобразуетс аналого-цифровым преобразователем 13. В ЭВМ выдаетс цифровой код , из преобразовател 13. Аналогично, уменьшив содержимое счетчика 5 на две единицы, после преобразовани считанного -сигнала в ЭВМ пеАналогичнуга роль вьтолн ет зле- 25 мент 19 при закрытом состо нии транзистора 16.
Claims (2)
- Формула изобретениредаетс цифровой код и,о По трем считанным значени м ЭВМ вычисл ет значение координаты X. Аналогичные преобразовани и вычислени производ тс с сигналами от шин координатного пол по оси Y. С выхода блока 6 управлени в ЭВМ выдаетс признак, ч.то координаты считаны по инициативе оператора. В случае поступлени сиг- наЛа запуска устройства от ЭВМ указанный признак не вьздаетс ,Блок 11 аналоговой пам ти (фиг.2) работает следующим образом,В исходном состо нии на втором и третьем входах блока сигналы отсутствуют .На выходе блока 11 операционный усилитель 29 выдает уровень напр жени емкостного элемента 27 независимо от сигнала на первом входе блока П. Транзистор 18 открыт через элемент 17. Ток через транзистор 18, элемент 21 удерживает выходной уровень операционного усилител (,7B отрицательным независимо от сигнала на первом входе. Диоды 24,26 закрыты и напр жение на элементе 27 остаетс прежним. При поступлении сигнала на второй вход транзисторы 16,18 закрываютс . В этом-случае на инвертирующем входе операционного усилител 15 устанавливаетс потенциал выхода блока 11 благодар обратной св зи черезэлемент 22. Если сигнал на первом входе при этом превысит уровень сигнала с выхода блока 11, то положитель- ньй потенциал с выхода усилител 15 через диоды 24,26 зар дит емкостнойэлемент 27. По обратной св зи через элемент 22 потенциалы на входе и выходе усилител 15 уравн ютс и зар д прекратитс . Таким образом исключаетс разр д емкостного элемента 27обратным током диода 26.Сигнал сброса блока 11 аналоговой пам ти поступает на соответствующий вход. По этому сигналу юткрьгоаетстранзистор 28, который разр жает эле- 20 мент 27. При отсутствии сигнала сбро- са элемент 30 удерживает транзистор 28 в закрытом состо нии,Аналогичнуга роль вьтолн ет зле- 25 мент 19 при закрытом состо нии транзистора 16.транзистор 28, который разр жает эле- мент 27. При отсутствии сигнала сбро- са элемент 30 удерживает транзистор 28 в закрытом состо нии,500Формула изобретени1 .Устройство дл считьшани графической информации, содержащее планшет с системами взаимно ортогональных координатных шин, подключенных к выходам соответств тощих коммутаторов, управл ющие входы которых соединены с выходами дешифратора, информационные входы которого подключены к разр дным выходам счетчика, соединенного с первыми информационными входами мультиплексора, съемник координат, индуктивно св занный с шинами планшета и соединенный непосредственно с информационным входом усилител и через ключ - с первым управл ющим вхо- g дом блока управлени , второй управл ющий вход которого вл етс входом зшравлени устройства, аналого-цифровой преобразователь, блок аналоговой пам ти и блок сравнени , выход которого подключен к информационному входу блока управлени , первый выход которого соединен со счетным входом счетчика, второй выход - с управл ющим входом мультиплексора, выход которого вл етс информационным выходом устройства, управл ющим выходом которого вл етс третий выход блока управлени , отличающее- с тем, что, с целью повьш1ени точ055ностй устройства, оно содержит выпр митель считанного сигнала, вход которого соединен с выходом усилител , а выход - с информационным входом блока айалоговой пам ти и первым информационным входом блока сравнени , второй информационный вход которого, соединенный с информационным входом аналого-цифрового преобразовател , подключен к выходу блока аналоговой пам ти, первый и второй управл ющие зходы которого соединены соответственно с четвертым и п тым выходами блока управлени , а выход аналого- цифрового преобразовател подключен к второму информационному Bxdfty мультиплексора,
- 2. Устройство по , о т л и - чающеес тем, что блок аналоговой пам ти содержит три транзистора , три диода, семь резисторных элементов , емкостной элемент и два операционных усилител , выход второго операционного усилител вл етс выходом блокад информационным входом которого вл етс пр мой вход первого операционного усилител , инверсный вход которого соединен с анодом первого диода и первым вьшодом п того резисторного элемента, второй вывод которого подключен к первому выводу шестого резисторного элемента, инверсному входу и выходу второго операционного усилител , пр мой вход344616которого соединен с коллектором третьего транзистора, первым вьшодом емкостного элемента и катодом третьеg го диода, анод которого подключен к второму вьшоду шестого резисторного элемента и катоду второго диода, анод которого соединен с катодом первого диода и выходом первого опера10 ционного усилител , вход балансировки которого подключен к второму выводу четвертого резисторного элемента , первый вьгеод которого соединен с коллектором второго транзистора,1В база которого подключена к первому вьшоду второго резисторного элемента и второму вьгооду первого резисторного элемента, первый вьшод которого соединен с коллектором первого тран- 20 зистора, база которого,соединенна с первым выводом третьего резисторного элемента, вл етс первым управл ющим входом блока, вторым управл ющим входом которого вл ет25 с база третьего транзистора, соединенна с первым выводом седьмого резисторного элемента, второй вывод которого, эмиттеры первого и третьего транзисторов и второй вывод емко-30 стного элемента подключены к шине нулевого потенциала устройства, шина положительного потенциала которого соединена с вторыми выводами второго и третьего резисторных элементов.. и эмиттером второго транзистора, JoФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874242642A SU1434461A1 (ru) | 1987-03-13 | 1987-03-13 | Устройство дл считывани графической информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874242642A SU1434461A1 (ru) | 1987-03-13 | 1987-03-13 | Устройство дл считывани графической информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1434461A1 true SU1434461A1 (ru) | 1988-10-30 |
Family
ID=21303360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874242642A SU1434461A1 (ru) | 1987-03-13 | 1987-03-13 | Устройство дл считывани графической информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1434461A1 (ru) |
-
1987
- 1987-03-13 SU SU874242642A patent/SU1434461A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 890416, кл. G 06 К 11/00, 1980. Авторское свидетельство СССР № 1089598, кл. G 06 К 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3059228A (en) | Multiplexing sample and hold circuit | |
US3174032A (en) | Adapting quantized filter | |
US4077035A (en) | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters | |
US3422423A (en) | Digital-to-analog converter | |
US3027464A (en) | Three state circuit | |
US3585634A (en) | Cyclically operating analog to digital converter | |
US3577084A (en) | Computer sound generator | |
US3737893A (en) | Bipolar conversion analog-to-digital converter | |
US3458721A (en) | Quantizing circuit using progressively biased transistors in parallel | |
SU1434461A1 (ru) | Устройство дл считывани графической информации | |
US3678501A (en) | Circuit for converting an unknown analog value into a digital valve by successive approximations | |
US3505668A (en) | Bipolar analog to digital converter | |
US4616212A (en) | Two stage weighted capacitor digital to analog converter | |
US3329950A (en) | Analog to digital converter | |
US4251805A (en) | Circuit arrangement for an input keyboard | |
US3740745A (en) | Ring core keyboard entry device | |
US3246314A (en) | Analog-to-digital converter | |
US3436752A (en) | Quantizer | |
US3255449A (en) | Circuit arrangement for converting an analog value into an n-place binary number | |
SU1089598A2 (ru) | Устройство дл считывани графической информации | |
SU1509960A1 (ru) | Устройство дл ввода графической информации | |
JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
SU1084899A1 (ru) | Аналоговое запоминающее устройство | |
JPS56157575A (en) | Signal procession device | |
SU503362A1 (ru) | Преобразователь напр жени в код |