SU1432459A1 - Адаптивный регул тор - Google Patents

Description

(21)4185881/24-2А

(22)26.01.87

(46) 23.10.88.БЮЛ. № 39 (71).Криворожский горнорудный институт

(72) Е.К.Бабец, В.П.Хорольский, В.Г.Хорошенький, Е.И.Сологуб, В.М.Яковлев ft Н.И.Сокур (53) 62-50 (088.8)

(56)Авторское свидетельство СССР № 1076873, кл. G 05 В 13/02, 1984. ,(54) АДАПТИВНЫЙ РЕГУЛЯТОР

(57)Изобретение относитс  к адаптивным регул торам и может быть использовано дл  управлени  нестационарны ми объектами в металлургической, химической , горно-обогатительной, строительной , угольной промьгашенности в услови х дрейфа статических и динамических характеристик, вызванного изменением качества перерабатьшаемого сырь  и состо нием технологическо о оборудовани . Цель изобрете ни  - повышение качества регулировани . Адап fetij amtyta

тивный регул тор содержит блок 1 вычитани , первый 2 н второй 3 блоки сравнени , задатчик 4, фильтр 5, блок 6 дифференцировани , блок 7 определени  модул , инвертор 8, блок 9 поиска максимума, первый П, второй

12и третий 10 блоки пам ти, первый

13и второй 14 масштабные блоки, первый 15, второй 16, третий 17 и четвертый 18 блоки умножени , первый 19 и второй 20 блоки сложени , первый

21 и второй 22 аналоговые ключи, ин- : тегратор 23, нуль-орган 24, таймер 25, первый 26 и второй 27 блоки формировани  выдержки времени, RS-триг- гер 28, блок 29 контрол  выполнени  логических условий, анализатор 30 качества, блок 31 вычислени  коэффициентов настройки регул тора. Цель изобретени  достигаетс  за счет введени  инвертора 8, блоков 10, 18 и 27, аналогового ключа 22, нуль-органа 24 и анализатора 30 качества. 10 ил., 1 табл.

1C

(Л

4

N3

4 СП

г

1U32459

Изобретение относитс  к адаптивным регул торам и может быть использовано дл  управлени  нестационарными объектами в металлургической, химической j горно-обогатительной, строительной, угольной промьшшеннос- ти в услови х дрейфа статических и динамических характеристик, вызванноблок-схемы первого и второго блоко пам ти; на фиг.5 - блок-схема тайм ра; на фиг. 6 - блок-схема блока форми вани  выдержки времени; на фиг. 7 -бл схема блока контрол  выполнени  логи ких условий; на фиг .8 блок-схема ан лизатора качества; на фиг.9 - блок схема блока вычислени  коэффициент

го изменением качества перерабатывае- Ю настройки регул тора; на фиг.10 мого сырь  и состо нием технологического оборудовани .

Цель изобретени  - повышение качества регулировани .

Сущность изобретени  заключаетс  в идентификации статического коэффициента Кр, посто нной времени Т, и пор дка п объекта, описываемого передаточной функцией вида

W(P)

(ТоР+1)

(О

и пересчета коэффициентов К пропорциональной и К 2 интегральной 25 тей формируемого регул тором закона управлени  вида

15

К. (t) +

(i;)d C.

(2) 30

15

Идентификаци  переменных параметров объекта осуществл етс  путем анализа аналога переходной характеристики объекта на специальным образом сформулированное активное тестирующее воздействие, подаваемое на вход объекта в момент времени, когда выполнены логические услови  возможности проведени  идентификаций. В момент проведени  идентификации обратна  св зь в системе разрьшаетс  и формируетс  скачок. После окончани  идентификации проводитс  проверка правиль Н04:ти новых расчетных значений К и K,j и осуществл етс  формирование новых управл ющих воздействий.

Отличие изобретени  заключаетс  в использовании лишь части, до точки перегиба, переходной характеристики дл  определени  параметров объекта, и точного аналитического расчета параметров управлени  по этим параметрам объекта, за счет чего noBbmiaiOTcrt качество и устойчивость управлени .

На фиг.1 изображена блок-схема адаптивного регул тора; на фиг.2 - блок-схема блока поиска максимума и третьего блока пам ти; на фиг.З и 4

блок-схемы первого и второго блоков пам ти; на фиг.5 - блок-схема таймера; на фиг. 6 - блок-схема блока формировани  выдержки времени; на фиг. 7 -блок- схема блока контрол  выполнени  логических условий; на фиг .8 блок-схема анализатора качества; на фиг.9 - блок- схема блока вычислени  коэффициентов

0

5

0

5

0 5

блок-схема таймера, вход щего в блок поиска максимума.

Адаптивный регул тор (фиг.1) содержит блок вычитани , первый 2 и 5 второй 3 блоки сравнени , задатчик 4, фильтр 5, блок 6 дифференцировани , блок 7 определени  модул , инвертор 8,- блок 9 поиска максимума, первый П, второй 12 и третий 10 блоки пам ти , первый 13 и второй 14 масштабные блоки, первый 15, второй 16, третий 17 и четвертый 18 блоки умноже- ни , первьй 19 и второй 20 блоки ело- жени , первый 21 и второй 22 аналого- вые ключи, интегратор 23, нуль-орган 24, таймер 25, первый 26 и второй 27 блоки формировани  выдержки времени, RS-триггер 28, блок 29 контрол  выполнени  логических условий, анализатор 30 качества, блок 31 вычислени  коэффициентов настройки,регул тора.

Блок 9 поиска максимума и блок 10 пам ти (фиг.2) содержат аналоговые ключи 32-35, блоки.36 и 37 сравнени , интеграторы 38 и 39, фильтр 40 нижних частот, таймер 41, блок 42 сложени , блок 43 формировани  импульса стирани , блок 44 формировани  импульса записи и блок 45 задани  опорного напр жени .

Первый блок 11 пам ти (фиг.З) содержит аналоговые ключи 46-53, интеграторы 54-59, генератор 60 тактовых импульсов, блок 61 распределени  импульсов , первый 62 и второй 63 блоки формировани  импульсов.

Второй блок 12 пам ти (фиг.4) содержит аналоговые ключи 64 и 65, интеграторы 66 и 67, элемент И 68, блок Q 69 фojэмиpoвaни  импульсов. Таймер (фиг.5) содержит аналоговый ключ 70 и интегратор 71. Блок 26 формировани  выдержки времени (фиг.6) содержит масштабный блок 72, блок 73 сравнени , аналоговый ключ 74, интегратор 75, блок 76 элементов И и инвертор 77. Блок 29 (фиг.7) содержит блоки 78-81 сравнени , элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 82 и 83, блоки.84 и 85 эле-

5

31Д

ментов И, блок 86 формировани  модул , инвертор 87, блок 88 задани  опорного напр жени .

Анализатор 30 качества (фиг,8) содержит фильтр 89 высоких частот, фильтр 90 низких частот, первый 91 и второй 92 вьтр мители, блок 93 вычитани , интегратор 94, ограничитель 95 уровн .

Блок 31 (фиг.9) содержит блоки 96-99 вычитани ,/блоки 100-103 делени , блоки 104-110 умножени , тридца- тиканальные блоки 111-113 аналоговых ключей, аналоговые ключи 114 и 115, дешифратор 116, цифроаналоговый преобразователь 117, задатчики 118-121 опорного напр жени , блоки 122-124 уставок, квадратор 125, блок 126 сло

соответственно на аналоговых ключах 46-49, а также интеграторах 54 - 57, схема управлени  включает в себ  генератор 60 тактовых импульсов и блок 61 распределени  импульсов.

Регистры работают аналогично, поэтому рассмотрим только работу регистра образованного на ключах 46 и 47 и интеграторах 54 и 55.

Генератор 60 тактовых импульсов посылает на вход блока 61 распределени  импульсов управл ющие импульсы. Блок 61 распределени  импульсов распредел ет эти импульсы по выходм, и в соответствии с этим сначала сбрасьгаа- етс  в О интегратор 55, затем подключаетс  аналоговым ключом 47 к выходу .интегратора 54. Поскольку подклю

20

жени , блок 127 посто нной вьщержки времени, восьмой блок .128 сравнени , генератр импульсов, счетчик 130 импульсов.

Таймер 41 (фиг.10) содержит аналоговый ключ 131, элемент ИЛИ 132, ни- 25 верторы 133-- 135, интегратор 136, блок- 137 сравнени , задатчики 13.8 и 139 опорного напр жени , элементы И 140 и 141.

Адаптивный регул тор работает еле- 30 с  значение сигналов дующим образом.

Контролируемый сигнал X j(t) посту- тор етс , производитс  перезапись пает на второй вход блока 1 вычитани , значени  рВ интегратор 55, а в ин- . на первый вход которого от задатчика

чение производитс  на фиксированное врем , то в интеграторе 55 записьша- етс  напр жение, пропорциональное вы ходному напр жению интегратора 54. После закрьдаани  ключа 47 обнул етс  интегратор 54, а затем с помощью ключа 46 в него записываетс  очередное значение сигнала рассогласовани 

п.

Таким образом, в регистре находит

,и „. После окончани  последнего этапа цикл повтегратор 54 записьшаетс  новое значение р и т.д.

4 поступает заданное значение X(t), а на выходе формируетс  сигнал

(t) X2(t) - X(t).

Кроме описанных двух регистров со схемой управлени  в блок 11 пам ти вход т две  чейки пам ти со схема ми управлени  и коммутации. В первую 40  чейку, образованную с помощью ключа 50, интегратора 58 и блока 62 формировани  импульса, по сигналу с блока 2 сравнени  записьшаетс  значение си нала р, соответствующее значению

Сигнал рассогласовани  (t), йа- шумленный помехой, поступает на вход фильтра 5 и далее на вход анализатора 30 качества.

Отфильтрованный сигнал .ф(t)

(t) с выхода фильтра 5 поступает дд p(ty) Во второй  чейке, состо щей на входы блока 11 пам ти, блока 6 из аналогового ключа 2, интегратора дифференцировани , блоков 15 и 17 умножени , нуль-органа 24 и блока 29.

Величина n(t) перв ой производной

величины .n(t) с выхбда блока 6 диф- Работают обе  чейки аналогичным ференцировани  поступает дл  запоми- образом, поэтому рассмотрим работу

59 «и блока 63 формировани  импульса, записьшаетс  по сигналу с блока 29 значение сигнала (0) .

нани  на второй информационный вход блока 11 пам ти, а также на третий информационный вход блока 29 и на вход блока 7 определени  модул .

Конструктивно блок 11 пам ти состоит из двух параллельно включенных двухь чеечнцх сдвиговых регистров, схемы управлени . Регистры выполнены

с  значение сигналов

чение производитс  на фиксированное врем , то в интеграторе 55 записьша- етс  напр жение, пропорциональное выходному напр жению интегратора 54. После закрьдаани  ключа 47 обнул етс  интегратор 54, а затем с помощью ключа 46 в него записываетс  очередное значение сигнала рассогласовани 

п.

Таким образом, в регистре находит ,и „. После окончани  последнего этапа цикл повтор етс , производитс  перезапись значени  рВ интегратор 55, а в ин-

тегратор 54 записьшаетс  новое значение р и т.д.

Кроме описанных двух регистров со схемой управлени  в блок 11 пам ти вход т две  чейки пам ти со схемами управлени  и коммутации. В первую  чейку, образованную с помощью ключа 50, интегратора 58 и блока 62 формировани  импульса, по сигналу с блока 2 сравнени  записьшаетс  значение сигнала р, соответствующее значению

p(ty) Во второй  чейке, состо щей из аналогового ключа 2, интегратора

p(ty) Во второй  чейке, состо щей из аналогового ключа 2, интегратора

Работают обе  чейки аналогичным образом, поэтому рассмотрим работу

59 «и блока 63 формировани  импульса, записьшаетс  по сигналу с блока 29 значение сигнала (0) .

 чейки,образованной аналс-овым ключом 50, интегратором 58 и блоком 62 формировани  импульса.

При поступлении с блока 2 сравнени  управл ющего сигнала блок 62 формировани  импульса сбрасьшает интегратор 58, а затем открьшает на фиксированное врем  ключ 50. Таким образом , в интеграторе 58 значение сигнала р (t )

Управление  чейкой, образованной на аналоговом ключе 52, интеграторе :59 и блоке 63 формировани  импульса, производитс  от блока 29. Записанные в интеграторах 58 и 59 значени  сигналов E(t;) и .„(0} с помощью ключей 51 и 53 по сигналу с блока 29 подключаютс  к п тому информационному входу блока 31, а сигнал (0), кроме этого, и к входу .блока 15 умножени .

Активна  идентификаци  заключаетс  в подаче на вход объекта нормированного скачкообразного воздействи  ) ), определ емого в блоке 16 умножени  по сигналам от блока 12 пам ти и блока 11 пам ти по выражению

и.

10

стар где К

(о)-с,

- значение настройки К регул тора на предыдущем шаге идентификации , хранимое в блоке 12 пам ти; (0) - величина сигнала рассогласовани  (t) Хзад X(t) в момент tp подачи скачка, записыаема  в блок 11 пам ти по сигналу от блока 29; о( - нормирующий умножитель, устанавливаемый в блоке 16 умножени  и анали- эа аналога переходной характеристики объекта. Скачкообразное воздействие (3) подаетсй в момент t, определ емый в блоке 29 при достижении О первой производной E(t(j) величины рассогласовани  при выполнении следующих логических условий:

1U324596

записьгоаетс  При выполнении условий (4) сигналы с первого блока 29 поступают на первый вход записи блока 11 пам ти, управл ющие входы блока 16 умножени , аналоговых улючей 21 и 22, блока 26 формировани  выдержки времени, вход запуска блока 31 и таймера 25. Блок 29 блокируетс  до прихода сигнала от триггера 28, разрешающего проведение новой идентификации. Ключ 21 открыт, ключ 22 закрыт.

Сформированный в блоке 16 умножени  сигнал (3 ) через открытый анало- 15 говый ключ 21 поступает на второй вход блока 20 сложени , на первый вход которого сигнал не поступает, так как аналоговый ключ 22 закрыт сигналом от блока 29 через инвертор 8.

Блок 29 работает следующим образом .

На вход блока 78 сравнени  поступает сигнал с первого выхода блока 11 пам ти, на второй вход блока 78 сравнени - подаетс  опорное напр жение

20

(3)

25

оп о второй вход блока 84 эле3 i

ментов И подан модуль заданного значени  сигнала рассогласовани  IE-2.I от блока 88 задани  опорного напр 30 жени , а на первый вход подаётс  сигнал с выхода блока 86 формировани  модул , на вход которого поступает сигнал с выхода фильтра 5, на вход блока 80 сравнени  подаетс  сигнал с второго выхода блока 11 пам ти, на второй вход блока 80 сравнени  подано опорное напр жение Uon О- Выполнение первого услови  (4) контролируетс  блоком 86 формировани 

40 модул , блоком 79 сравнени  и блоком 88.

Выполнение второго услови  контролируетс  с помощью блоков 78 и 80 сравнени ,, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 82 и инвертора 87. Контроль второго услови  производитс  следующим образом . Пусть в какой-то п-й момент времени на вход блока 29 поступает велиI

(п1

sign &п,, sign .,; sign п 1

где

.2. допустимое значение модул  рассогласовани . Процесс идентификации разрешаетс  при выполнении условий (4) и поступлении перед этим сигнала с триггера 28 на блок 29 о завершении предыдущей идентификации, т.е. при переходе фазовой траектории через ось С на фазовой плоскости.

оп о второй вход блока 84

ментов И подан модуль заданного значени  сигнала рассогласовани  IE-2.I от блока 88 задани  опорного напр 0 жени , а на первый вход подаётс  сигнал с выхода блока 86 формировани  модул , на вход которого поступает сигнал с выхода фильтра 5, на вход блока 80 сравнени  подаетс  сигнал с второго выхода блока 11 пам ти, на второй вход блока 80 сравнени  подано опорное напр жение Uon О- Выполнение первого услови  (4) контролируетс  блоком 86 формировани 

0 модул , блоком 79 сравнени  и блоком 88.

Выполнение второго услови  контролируетс  с помощью блоков 78 и 80 сравнени ,, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 82 и инвертора 87. Контроль второго услови  производитс  следующим образом . Пусть в какой-то п-й момент времени на вход блока 29 поступает вели .(,., . Знак сиг5

0

5

чина рассогласовани  нала рассогласовани  n-i определ етс  с помощью блока 78 сравнени . Если ., Uon 3 выходе блока 78 сравнени  формируетс  сигнал, равный логической единице, а если п-1 и рп, то на выходе этого блока формируетс  сигнал логического нул .

Знак величины Е -i определ етс  аналогичным образом с помощью блока 80 сравнени .

Соответствие знаков сигналов р, и „., провер етс  с помощью элемента ИСЮШЧАЮЩЕЕ ШШ 82. При равенстве знаков на выходе элемента 82 будет уровень логического нул . Этот сигнал через инвертор 87 поступает на вход элемента И 84.

Вьтолнение третьего услови  контролируетс  с помощью блоков 80 и 81 сравнени , элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 83. Контроль производитс  следующим образом. С выхода блока П пам ти на вход блока 80 сравнени  поступает сигнал n-f который сравниваетс  в блоке 80 сравнени  с опорным напр жением и j . 0. Сигнал- f, с выхода блока 6 дифференцировани  поступает на вход блока 81 сра внени , где также сравниваетс  с опорным напр жением Upi 0. Сигналы с выходов блоков 80 и 81 сравнени  поступают на входы элемента 83, на выходе которого в случае неравенства знаков будет уровень логической единицы. Этот сигнал поступает на вход элемента И 84. При выполнении всех трех условий на выходе элемента И 84 будет сигнал, равный логической единице. Сигнал с выхода этого блока поступает на второй зо нени  поступает сигнал 0,2 То().

управл ющий вход блока 11 пам ти и вход элемента И 85,, на второй вход которого поступает сигнал о разрешении начала новой идентификации от RS-триггера 28. Если на обоих входах элемента 85 присутствуют сигналы ло-: гической единицы, с выхода элемента 85,  вл ющегос  первьгм выходом блока 29, поступают управл ющие сигналы на блок 11 пам ти, блок 15 умножени ., блок 26 вьщержки времени, блок 31, таймер 25, аналоговый Ключ 21 и инвертор 8, привод  всю схему в состо ние новой идентификации параметров объекта регулировани .

Сигнал UCK (3) от блока 20 сложени  через блок 17 умножени  поступает на выход регул тора и далее на вход объекта. Одновременно с этим по сигналам от блока 29 включаетс  блок

35

40

45

50

При поступлении на входы блока 76 элементов И сигналов на выходе его устанавливаетс  уровень логической единицы, котора  поступает на управл ющий вход ключа 74, который открьго етс  и сигнал поступает на вход интегратора 75, на выходе которого сигнал возрастает по линейному закону . Когда этот сигнал превысит сигнал 0,2 Т)(п-1), на выходе блока 73 сравнени  по вл етс  сигнал, равный логической единице. Этот-сигнал сдвигаетс  по отношению к входному н врем  0,2 (п-1) .

При исчезновении сигналов на входах блока 76 аналоговый ключ 74 зак- ры аетс , а интегратор 75 сбрасьшает с  в нуль с помощью инвертора 77.

В блоке 9 поиска максимума оцениваетс  величина максимального значени  модул  производной 1X1, котора  поступает на вход блока 10 пам ти дл  запоминани , и далее с его второ го выхода на третий информационный вход блока 31, на второй информацион ный вход которого с первого выхода блока -10 пам ти поступает величина t времени достижени  модулем произ водной величины рассогласовани  свое

31, блок 26 формировани  вьщержки времени и таймер 25, отмеча  начальный

момент времени tg поиска максимума л

1Х I модул  скорости изменени  величины В (t), и определ етс  величина задержки в блоке 26 по сигналу от блока 12, пропорциональному оценке посто нной времени объекта Tj, на пре

дыдущем шаге идентификации. С выхода блока 26 с вьщержкой времени, раиной 0,2 X Tj,(n-l), поступает си1 нал на вход разрешени  блока 9 поиска максимума , на первый информационный вход которого поступает текущее значение модул  производной сигнала рассогласовани  | 1с выхода блока 7 определени  модул .

Таймер 25 работает следующим образом .

При поступлении на управл ющий . вход аналогового ключа логической

единицы; сигнал U(,p через ключ 70 поступает на вход интегратора 71, сигнал на выходе которого возрастает пропорционально времени. Сброс интегратора производитс  по сигналу с выхода нуль- органа 24.

Блок 26 вьщержки времени работает следующим образом.

На вход масштабного блока 72 посту- пает сигнал оценки посто нной времени на предьщущем шаге идентификации Tg(n-l). Масштабный блок 72 имеет коэффицие1 т передачи 0,2, таким образом , на первый вход блока 73 срав5

0

5

0

5

При поступлении на входы блока 76 элементов И сигналов на выходе его устанавливаетс  уровень логической единицы, котора  поступает на управл ющий вход ключа 74, который открьгоа- етс  и сигнал поступает на вход интегратора 75, на выходе которого сигнал возрастает по линейному закону . Когда этот сигнал превысит сигнал 0,2 Т)(п-1), на выходе блока 73 сравнени  по вл етс  сигнал, равный логической единице. Этот-сигнал сдвигаетс  по отношению к входному на врем  0,2 (п-1) .

При исчезновении сигналов на входах блока 76 аналоговый ключ 74 зак- ры аетс , а интегратор 75 сбрасьшает- с  в нуль с помощью инвертора 77.

В блоке 9 поиска максимума оцениваетс  величина максимального значени  модул  производной 1X1, котора  поступает на вход блока 10 пам ти дл  запоминани , и далее с его второго выхода на третий информационный вход блока 31, на второй информационный вход которого с первого выхода блока -10 пам ти поступает величина t времени достижени  модулем произ- водной величины рассогласовани  своекоторое

го.максимального значени , определ етс  в блоке 9.

Данна  величина t л,„, запомненна  в блоке 10 пам ти, поступает на второй вход блока 2 сравнени , на первый вход которого с выхода масштабного блока 13 поступает сигнал величиной 0,3 () Tj,(n-l), где To(n-l) - оценка посто нной времени Тр объекта на предьщущем (п-1)-м шаге идентификации , хранима  в блоке 12 пам ти и определенна  в блоке 31.

Блоки 9 и 10 работают.следующим образом.

При по влении сигнала на выходе блока 26 вьщержки времени, который разрешает блоку 9 начать поиск максимума , открьшаетс .ключ 32 и сбрасьша- етс  таймер 41. Сигнал (t) с выхода блока 7 определени  модул  поступает на первый вход блока 36 сравнени , а на второй вход поступает сигналI (t)I с выхода фильтра 40, Этот сигнал запаздывает во времени по сравнению с входным сигналом.

В зависимости от этих сигналов на выходе блока 36 сравнени  присутствует уровень логического нул  или единицы в соответствии с услови ми

(t)l )| О; О, ифп (t)l -1КФП-, (t)l о; 1.

При по влении на выходе блока 36 сравнени  уровн  логической единицы запускаетс  таймер 41 и производитс  запись значени  , (t) | d (где

Л - порог чувствительности блока 36 сравнени ) в блок 10 пам ти в  чейку образованную с помощью аналогового ключа 34, интегратора 38 и также блоков формировани  импульсов записи 44 и стирани  43. В  чейку, образованную на ключе 35 и интеграторе 39, записы- Баетс  значение времени t-v.

Блок 31 работает следующим образом ,

В блоке 122 уставок хранитс  значение т, определ емое по выражению

m

Г П-, у (nrOSin-l)

fc - -5 -

при изменении п от 1 до 30,

В блоке 123 уставок хран тс  значени  величины, определ емой по формуле

е Чп-О )h

5

о

5

0

5

при изменении п от 1 до 30.

В блоке 124 уставок хран тс  значени  величины, определ емой по выражению

(niif: .

(n+l)при изменении п от 1 до 30,

Работа блока 31 заключаетс  в вычислении промежуточного параметра т. По этому значению определ етс  пор док объекта п,а затем определ ютс  значени  Т,- и К, а по этим значени м определ ютс  значени  настрой-ки регулАтора К-, и K-j. I

Блок работает в такой последовательности .

По поступающим сигналам f(0), (t..,), X(t-v), t л. с помощью блока 96 вычитани , блока 104 умножени  и блока 100 делени  определ етс  значение промежуточного параметра т, который поступает на вход блока 97 вычитани , на второй вход которого поступают поочередно сигналы уставок. Это происходит следующим образом. При поступлении с выхода блока 29 сигнала сбра- сьшаетс  счетчик 130 импульсов. Если разность m-m меньше нул , то на вы0

ходе блока 128 сравнени  присутствует сигнал, разрешающий работу генератора

129импульсов, .которые подсчитьшаютс  счетчиком 130. Дешифратор 116, управл   работой ключей, вход щих в состав блока 111 аналоговых ключей, подключает поочередно уставки т к -входу блока 97 вычитани . Когда разность т-т, стает больше нул , блок 128 сравнени  запрещает работу генератора 129 импульсов. Таким образом, в счетчике

130записьшаетс  число, соответствующее пор дку объекта п.

По значени м п, с помощью аадатчиков 118 и 119 опорного напр жени , блоков 98 и 99 вычитани  и блока 107 умножени  по выражению вычисл етс  значение напр жени  параметра Tg.

С помощью блоков 109 и 110 умноже- ни  и блока 103 определ етс  значение Кд. На входы блока 109 умножени  поступают сигналы X,-t,. H сигнал, равный

- -1 (п-1)/(п-1), который поступа- .

0

ёт с блока 123 уставок через блок аналоговых ключей в зависимости от значени , определенного в счетчике 130, На входе блока 103 делени , на который поступают сигналы с блоков 109 и 110 умножени , получают оценку коэффициента усилени  объекта Кр.

По полученным значени м п, Кр и Т определ ютс  настройки регул тора К, и К2.

Вычисление К производитс  с помощью блока 105 умножени , на вход которого поступает сигнал

(n-l) -V(

с блока 124 уставок через блок 113 аналоговых ключей, и сигнал, равный Кд, от блока 103 делени .

Вычисление K-j производитс  с помощью блоков 106 - 108 умножени , задатчиков 120 и 121 опорного напр жени , блока 102 делени .

Масштабирующий коэффициент блока 13 равен 0,3 (), где п - среднеарифметическое значение пор дка п объекта, в рабочем диапазоне изменени  технологических, технических, и структурных параметров объекта, измен ющих его пор док п от минималь- /мин

1

него n чени .

до максимального

т,е.

п

/ИНН

+ п 2

мочс

и определ етс  при первоначальной настройке регул тора..

Если t(n) О.)To(n-l), то управление остаетс  прежним и коэффициенты К и К управлени  не пересчитьшаютс . В обратном случае,

при t,.(n) 0,3(n -l)To(n-l) сигнал с выхода блока 2 сравнени  поступает на вход считывани  блока 31, вход масштабного блока 14, первый вход записи блока 12 пам ти, управл ющий вход блока 27 формировани  посто нной вьщержки времени, и вход записи блока 11 пам ти, в котором дополнительно запоминаетс  величина (t), и совместно с величиной ECt) соответственно с четвертого и третьего информационных выходов блока 11 пам ти поступает на п тый и четвертый информационные входы блока 31,

В блоке 31 производитс  вычисление новых настроек К ., и К регул тора следующим образом.

1А32Д5912

12По и: мереныым величинам f (tj,),

E(t.), X(t,,), t. -) определ етс  про „ ;

межуточнып параметр т по выражение

-l(t.)-(ti)

X(tj,)-t.j.

m

(5)

Затем по вмражению, аппроксимирующему обратную зависимость п (m), где пр ма  зависимость имеет вид

n-t

г -1 / . vv / 1 I

f( is fi §E}}L.

(6)

Vio

определ етс  пор док n объекта, причем принимаетс  ближайтлее целое п.

Результаты расчетов по выражению (6) приведены в таблице, по которой, определив по (5) значение т, выбираетс  ближайшее п. Если измеренное m по выражению (5) выходит за пределы 0,21.т :1,72, то принимаетс  п, равное 1ти 2 при m pfjcd 5 2, или п 30 при ,21 .

13

220,243

230,238

240,233

250,229

260,225

270,221

280,217

290,214

300,211 о выражению

о

(7)

где р - мала  посто нна  времени, пропорциональна  инерционности системы регулировани ,

определ етс  посто нна  времени Т .

По выражению

X(t2)e:-:(n;il tjr ( (0).К

стар

(8)

определ етс  коэффициент усилени  К объекта.

Настройки регул тора К , и К определ ютс  по следующим выражени м:

. П-1

(9)

К,

К

.(п-1)

(n-t-l) Ко

vll-1

lsisiil. . nKi (10)

TcVCn+J)

To(n-fl)

Новые значени  К, и Т записьшают- с  в блок 12 пам ти.

Одновременно с этим сигнал с выхода блока 2 сравнени  поступает на управл ющий вход блока 26 формировани  вьщержки времени,- обнул   канал вьздержки времени на идентификацию , и с выдержкой времени, равной времени вычислени  К и К по выражени м (5) - (10), выключает ключ 21 и включает ключ-22, разреша  прохождение на блок 20 сложени  сигнала управлени ,сформированного в блоках 17, 23, 15 н 19, составл ющих линейный пропорционально-интегральный регул тор следующим образом.

Новое значение параметра К с второго информационного выхода блока 12 , .пам ти поступает на второй вход блока. 15 умножени , на первый вход которого поступает отфильтрованна  величина

, .

3245914

сигнала рассогласовани  f (t). На выходе блока 15 умножени  формируетс  сигнал, равный (t). Новое зна- с чение параметра К с выхода блока 31 поступает на второй вход блока 17 умножени , на первый вход которого пос тупает с выхода фильтра 5 велич.ина (t). Это произведение (t) ин- 10 тегрируетс  интегратором 23, сигнал с выхода которого поступает на первый вход блока 19 сложени , к второму входу которого подключен выход блока 16 умножени .

15 Таким образом, на выходе блока 19 сложени  сформирован сигнал управлени , равный

. i

K(t) + J (f)di;,

20°

который через аналоговый ключ 22 и

блок 20 сложени  поступает на второй вход блока 18 умножени , на первый вход которого поступает сигнал от 2с анализатора 30 качества. Интегратор 94 анализатора 30 качества формирует закон перенастройки общего коэффи- . циента усилени  К р адаптивного регул тора , одинаково вли ющего на интегральную и пропорциональную составл ющие формируемого регул тором закона управлени , а ограничитель 95 уровн  служит дл  сохранени  устойчи- вости. замкнутой системы при значи-.- тельных изменени х динамических метров объекта и одновременном изменении задани , т.е. при возможном резком увеличении общего коэффициента усилени  в цепи обратной св зи.

Анализатор 30 качества работает следующим образом.

Пусть в результате случайных коле- баний свойств перерабатьшаемого сырь  коэффициент усилени  К объекта увеличен по сравнению с

30

35

40

45

50

55

нальным значением, при котором осуществл етс  наладка регул тора. Спектральна  характеристика сигнала на выходе блока 1 вычитани  деформирована в сторону увеличени  высокочастотной части спектра. Вследствие этого интегральна  составл юща  вьш- р мленного сигнад а высокочастотной ветви анализатора 30 качества становитс  больще аналогичной величины дл  низкочастотной ветви анализатора, При этом., сигнал рассогласовани  на выходе блока 93 вычитани   вл етс  отрицательным, в результате чего на

выходе интегратора 94 получаетс  от- , рицательное приращение коэффициента , усилени  регул тора. Уменьшение коэффициента усилени  объекта приводит к .увеличению низкочастотной составл ющей спектра на входе анализатора 30, что, в свою очередь, вызьшает уменьшение рассогласовани  по абсолютной величине и уменьшение, скорое- ти изменени  настроившегос  коэффициента усилени  регул тора. Перестройка последнего прекращаетс  в случае баланса интегральных составл ющих низкочастотной и высокочастотной частей спектра сигнала, что соответствует сохранению в основном контуре заданного запаса устойчивости, определ емого расчетными значени ми параметров К и К управлени  U(t), и приближен- ной минимизации среднего квадрата ошибки сложени . Фильтр 5 вли ет также на запас устойчивости, поддерживаемый в основном контуре.

Одновременно с зтим текущее врем  регулировани  t с выхода таймера 25 поступает на второй вход блока 3 сравнени , на первый вход которого с выхода масштабного блока 14 поступает сигнал , равный ЗТд, где 3 - коэффициент масштабировани  блока 14, а Т, - величина оценки посто нной времени, поступающа  с первого выхода блока 12 пам ти. Во всех режимах, если , t ЗТо ,, сигнал от блока 3 сравнени  поступает на R-вход RS-триггера 28, который по управл ющему входу блока 29 разрешает проведение новой идентификации и фиксирует окончание предьщу- щей. При этом сигнал f(t) с выхода фильтра 5 поступает на вход нуль-органа 24, фиксирующего близость нулю величины (t), т.е. окончание процес- .са регулировани  при апериодическом его характере, что определено видом расчетных выражений (9) и (10) и логикой идентификации параметров Ко, TO и п.

Выходной сигнал нуль-органа 24 поступает на входы сброса ннтеграто- ра 23, таймера 25, вход записи блока 1О пам ти и управл ющий вход анализатора 30 качества, привод  их в исходное состо ние, обнул   интеграторы этих блоков.

Адаптивный регул тор полностью приведен в состо ние готовности, как и к парированию возможного рассогласовани  E.(t), так и к идентификации параметров Тр, К и п объекта и адаптации своих настроек К, и К2.

Управление технологическими процесами обогащени  с помощью предлагаемого адаптивного регул тора повышает достоверность информации, используемой при выработке управл ющих воздействий , по сравнению с известным, что позвол ет повысить объем производимой товарной продукции на 0,4% при одновременном снижении потерь полезного компонента на 0,4%.

Claims (1)

1. Формула изобретен -и  

   Адаптивный регул тор, содержащий первый блок сложени , первый аналоговый ключ, RS-триггер, блок вычитани  подключенный первым и вторым входами соответственно к выходу задатчи- ка и к входу адаптивного регул тора, а выходом через фильтр - к первому информационному входу первого блока пам ти, первому входу первого блока умножени  и через последовательно соединенные блок дифференцировани  и блок определени  модул  - к первому информационному входу блока поиска максимума, первый и второй выходы первого блока пам ти соединены с пер- вым и вторым информационными входами блока контрол  вьтолнени  логических условий, третий информационный вход которого подключен к второму информационному входу первого блока пам ти и выходу блока дифференцировани , информационный вход первого блока формировани  выдержки времени соединен с первым выходом второго блока пам ти и через первый и второй масштабные блоки - с первыми входами соответственно первого и второго блоков сравнени , второй вход второг блока сравнени  подключен к выходу таймера, соединенного входом управлени  запуском с первым выходом блок контрол  выполнени  логических условий , управл ющим входом второго блока умножени  и первым управл ющим входом первого блока формировани  выдержки времени, выход которого подключен к входу разрешени  блока поиска максимума, выход первого блока сравнени  соединен с входом считьша- ни  блока вычислени  коэффициентов настройки регул тора и с первым входом записи второго блока пам ти, подключенного вторым выходом к первым информационным входам второго блока

   1714

   умножени  и блока вычислени  коэффи- пиентов настройки регул тора, первый выход которого соединен с первым информационным входом второго блока пам ти и вторым входом первого блока умножени , подключенного первым I входом к первому входу третьего бло |ка умножени , второй и третий выходы Iблока вычислени  коэффициентов наст- ройки регул тора соединены соответственно с йторым информационным входом второго блока пам ти и вторым входом I третьего блока умножени , подключенного выходом через интегратор к первому входу второго блока сложени , второй вход которого соединен с выходом первого блока умножени , отличающийс  тем, что, с целью повышени  качества регулировани , введены второй блок формировани  выдержки времени, третий блок пам ти, второй аналоговый ключ, четвертый блок умножени , инвертор, нуль-орган и анализатор качества, информационный вход которого подключен к выходу блока вычитани , управл ющий вход - к входу записи третьего блока пам ти, входу сброса интегратора, входу сброса таймера и выходу нуль-орга- на, соединенного входом с первым входом третьего блока умножени , а выход - к входу четвертого блока умножени , соединенного вторым входом с выходом первого блока сложени , а выходом - с выходом адаптивного регул тора , первый выход блока контрол  выполнени  логических условий подключен к первому входу записи первого блока пам ти, управл ющему входу пер- вого аналогового ключа и через инвертор - к управл ющему входу второго аналогового ключа, соединенного информационным входом с выходом второго блока сложени , а выходом - с первым входом первого блока сложени , второй вход которого подключен к выходу пер

   0

   5

   0

   зо Q ,j

   25

   35

   )918

   вого аналогового ключа, соединенного входом с выходом второго блока умножени , выход второго блока сравнени  подключен к входу установки в нулевое состо ние RS-триггера, подключенного входом установки в единичное состо ние к выходу второго блока формировани  вьщержки времени, а выходом - к входу разрешени  блока контрол  выполнени  логических условий, второй выход которого соединен с входом считывани  первого блока пам ти, подключенного вторым входом записи к управл ющему входу второго блока формировани  вьдержки времени, второму управл ющему входу первого блока формировани  выдержки времени и выходу первого блока сравнени , второй вход которого соединен с вторым информационным входом блока вычислени  коэффициентов настройки регул тора и первым информационным выходом третьего блока пам ти,. подключенного вторым информационным выходом к третьему информационному входу блока вычислени  коэффициентов настройки регул тора и второму информационному входу поиска максимума, три выхода которого соединены с соответствующими входами третьего блока пам ти, подключенного четвертым информационным входом к выходу таймера, третий выход первого блока пам ти соединен с вторым информационным входом второго блока умножени  и четвертым информационным входом блока вычислени  коэффициентов настройки регул тора, подключенного п тым информационным входом к четвертому выходу первого блока пам ти, входом запуска к входу запуска таймера и управл ющим выходом к второму-входу записи второго блока пам ти, а выход фильтра соединен с четвертым информационным входом блока контрол  вьтолнени  логических .условий.

   Ч

   Фиг.6

   еу{п-1}

   1 fzf-fZf81

   78

   82

   87

   /

   ,«3

   y

   Uon-G

   85

   I

   Фиг. 7

   0 2tj

   Фаг. 8

   fл сг- ,- csi

   съ

   Фиг.Ю