SU1417001A1 - Многоканальное устройство приоритета - Google Patents

Description

(21)4101916/24-24

(22)05.05.86

(46) 15.08.88. Бюл. № 30

(72) Г.А.Викторов, Л.П.Коршунов,

А.Б.Антонов и А.В.Аношкин

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 1288698, кл. G 06 F 9/46, 1985.

: Авторское свидетельство СССР № 1315977, кл. G 06 F 9/46, 1986.

(54)МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА

(57)Изобретение относитс  к вычислительной технике и может быть использовано дл  динамического управлени  обработкой за вок в ЭВМ.с мультипрограммным режимом работы, а также в системах распределенной обработки данных при обработке запросов и сообщений.. Цель изобретени  - расширение области применени  за счет возможности кратковременного подключени  низкоприоритетных запросов

при наличии высокоприоритетных. Устройство содержит шифраторы, кoм fyтa- торы, элементы НЕ, И, И-НЕ, схемы сравне ш , узел приоритета, дешифратор , счетчики, триггеры. Устройство решает поочередное отрабатьшарше до 7 циклов по одному кванту каждого запроса независ1-1мо от его уровн  приоритета ,. При этом подсчет квантов обеспечиваетс  счетчиками; группа схем сравнени  и группы коммутаторов осуществл ют поочередное включение запросов о При достижении числа отработанных квантов, равного 7, устройство передает управление узлу приоритета , который организует полную отработку поступивших запросов в зависимости от установленных уровней приоритета. Устройство позвол ет за счет динамического изменени  видов приоритета осуществл ть более оперативную обработку запросов, требующих определенного количества квантов решени  процессора. 1 ил.

а S

(Л

4

Изобретение относитс  к вычислительной технике и oжeт быть исполь- зовано дл  управлени  обработки за - тзок в ЭВМ с мультипрограммным режи- :мом работы, а также в системах рас- 1пределенной обработки данных при обработке запросов и сообщений.

Целью изобретени   вл етс  расиш- рение области применени  устройства за счет возможности кратковременного подключени  низкоприоритетных запро- :сов при наличии высокоприоритетных, : На чертеже изображена структурна  1схема устройства приоритета.

Устройство содердит шифраторы 1, коммутаторы ,,, элементы НЕ , элементы И -4, счетчики ,,9 группы элементов И-НЕ , схемы сравнени , коммутаторы 8f,. , коммутатор 9, узел 10 приоритета , дешифратор 11, элемент 12, триггеры 13 -13,, пр мые выходы 14,- ,14 триггеров , выход 15 элемента И-НЕ 12, выходы , дешиф- ратора 11, сигнальные входы ,, устройства5 запросные входы устройства, группу выходов 19 устройства .

Устройство работает следующим об- разом.

Запросы на прерьшание поступают на единичные входы триггеров 13 - 13 по входам 18 -18. , Рассмотрим работу устройства при одновременном по- ступлении запросов, например, на вхо- ды 18 2 и 18j триггеров 13, и 132,. При этом элементы И-НЕ 6 группы через элемент НЕ 3 заблокированы и на выходе устанавливаетс  код 111, При отсутствии-запроса по первому каналу счетчик 5 по входу сброса находитс  в состо нии шифратор при единичном сигнале на входе формирует на выходе код 111. Аналогичные элементы с 4-го до п-го каналов имеют идентичные с первым каналом сигналы Нулевое состо ние инверсного выхода триггера 132 через элемент НЕ 3- разблокирует элементы И-НЕ 6л группы. При этом на выходах элемента И-НЕ 6 2 устанавливаетс  код 000, с входа сброса счетчика 5 снимаетс  сигнал Обнуление, а шифратор 1 ( при нулевом сигнале на

входе выдает на вход коммутатора 2 ,,

код 010. Аналогичные элементы третьего канала имеют сигналы, аналогичные сигналам второго канала, за исключением шифратора 1 т, который при нулевом сигнале на входе в з1дает на вход коммутатора 2 код Oil.

Схема 7 сравнени  производит сравнение кода с элементов 6, т,е . кода младшего по номеру направлени , которое дл  каждой схемы сравнени  обозначим символом В, с кодом с элементов 6/2. старшего по номеру направлени , которое дл  каждой схемы сравнени  обозначим символом А, и выдает , в результате сравнени  сигнал В А.

Так как остальные каналы функционируют аналогично, то на вход элемента И-НЕ 12 поступает код 000, что соответствует формированию на его выходе сигнала . Коммутатор 2, выдает на вход коммутатора 9 код 010, а схема 7 сравнени  выдает на управл ющий вход коммутатора 9 сигна отсутстви  равенства кодов, по которому коммутатор 9 вьздает в ЭВМ сигналы по .вьпсодам 19 и на вход дешифратора 11 поступивший с коммутатора 2,код, т.е. 010. При этом дешиф- ратор 11 формирует единичный сигнал по выходу 16, который разблокирует элемент И 41. Получив по выходам 19 код прерывани , ЭВМ включает задачу, соответствзтощую этому коду прерыва- ьга . После отработки кванта этой задачи устройство управлени  ЭВМ выдает по входу 17 сигнал Отработка, который через элемент И 4, при отсутствии на одном из ее входов блокирующего потенциала по входу 15, а также наличии разрешающего потенциала дешифратора 11 вычитает из содержимого счетчика 5 единичный квант решени  задачи данного запроса, а также сигнал сброса за вки отработанного кванта задачи, который устанавливает триггер 14л в нулевое состо ние при отсутствии 1 на входе 18, т.е. сигнала продолжени  решени  задачи.

Таким образом, после решени  кванта задачи с выхода счетчика 5„ на вторые входы элемента И-НЕ 6п постуг пает код 110 и соответственно на его выход код 001. Далее после анализа схемами 7 -7,сравнени  кодов 111 с элемента 6, 001 с элемента 6 „, 000 с элемента 6, и 111 с элементов 6,-6 на входе элемента И-НЕ 12 будет код 000, а на вход коммутатора 9 с коммутатора 2 поступает код 011, который при отсутствии со схемы 7| . сравнени  сигнала равенства ко314

дов поступает в ЭВМ и на вход дешифратора 1 1 ,который по шине 16j HjCOOTseT ственно,-иа входе элемента И 4, Формирует разрешающий потенциал, пЪ которому после отработки ЭВМ кванта задачи данного запроса через элемент И 4 ,, вычитает из содержимого счетчика 52, единичный квант решени  задачи и формирует сигнал сброса, аналогичный дл  предьдущего канала.

После отработки семи (дл  конкретного случа  применени ) квантов решени  задач каждого запроса коды с - выходов счетчиков 52 и 5, равны 000, а с выходов элементов 6 и 6 - 111, что приводит к формированию схемой 7 j сравнени  сигнала равенства кодов и по влению на входе элемента И-НЕ 12 кода 111, который формирует на его выходе 15 О. Управление всех счетчиков по входу - через элемен ты И 4j-4 оказьтаетс  заблокирован- .ным.

Коммутатор 9 при наличии управл ющего сигнала равенства кодов выдает в ЭВМ код высшего по приоритету номера-запроса на прерьшание из блока 10 приоритетного прерывани , который повтор ет код наивысшего по приоритету запроса на прерывание после отработки ЭВМ очередного кванта реше- .ни  задачи данного канала до полной отработки всей задачи при отсутствии запросов по неработающим в этот момент каналам, В случае прихода запроса -по любому из неработающих каналов , например по п-му, сигнал с триггера 13 через шифратор Ц формирует на входе коммутатора 2 L код п-го канала, а также снимае-в обнуле ние с входа сброса счетчика 5х. и через элемент НЕ 3 блокировку с элементов И-НЕ б, в результате чего с вьйсодов элементов И-НЕ 6 на входы схемы , сравнени  и коммутатора поступает код 000. Схема 7„ сравнени  в результате сравнени  кодов 111 по входу В и 000 по входу А выдает сигнал , от воздействи  которого через коммутатор 8 , с выхода элемента И-НЕ .12 снимаетс  нулевой сигнал. Коммутатор 2ц вьщает на вход коммутатора 9 код п-го канала , который выдаетс  в ЭВМ и на вход дешифратора П. Последний разблокирует вход -1 счетчика 5 через элемент И 4, Так как коды с элементов И-НЕ 6 работающих каналов

700

равны III, а код с элемента И-НЕ 6,-i меньше кода 111, то запрос данного канала отрабатываетс  непрерывно 7 квантов, т.е. когда код с элемента И-Effi 6,., станет равным )11. Далее схема приоритетов автоматически переходит во второй режим (второй ви,ц приоритета ) .

10

В случае прихода за вки по каналу (например, п), когда работающие в данный момент каналы отработали числ квантов менее 7 (например, 4 кванта)

15 предлагаемое устройство организует обмен с ЭВМ по данному каналу непрерывно 4-м  квантами. Далее запросы от работающих каналов отрабатьшаютс  последовательно по одному кванту дл 

20 каждого канала.

Форм, ула изобретени 

Многоканальное устройство приори25 тета, содержащее узап приоритета, а каждом канале триггер, счетчик, схему сравнени , группу элементов И-НЕ, элемент И, причем группа инверсных выходов счетчика каждого канала сое30 динена с первыми входами элементов И-НЕ группы своего канала, каждый запросный вход устройства соединен с единичнь М входом триггера одноименного канала, отличающеес 

2g тем, что, с целью расширени  области iприменени Jустройства за счет воз- можности кратковременного подключени  низкоприоритетных запросов при наличии высокоприоритетных, устрой Q -ство содержит элемент И-НЕ, элемент НЕ, коммутатор и дешифратор, а в каждом канале, кроме первого, - шифратор , два коммутатора и элемент НЕ, а в первом канале - шифратор и мент НЕ, причем пр мые выходы триггеров каналов соединены с входами узла приоритета, группа выходов которого соединена с первой группой информационных входов коммутатора, групgQ па выходов которого  вл етс  группой выходов устройства и соединена с группой входов дешифратора, каждый выход которого соединен с первым входом элемента И одноименного канала,

gg вторые входы элементов И каналов соединены с выходом элемента И-НЕ своего канала, группа входов которого соединена с группой выходов первого коммутатора последнего канала, ин51

версный выход триггера ка к;п;ого канала соединен с входом шифратора своего канала, входом сброса счетчика своего канала и через элемент НЕ с вторыми входами элементов И-НЕ группы своего канала, выход элемента И канала соединен со счетным входом счет- ч;ика своего канала и с входом сброса Триггера своего канала, третий вход элемента И каждого канала соединен с соответствующим сигнальным входом устройства , группа выходов шифратора первого канала соединена с первой Группой информационных входов второго коммутатора второго канала втора  группа информадионных входов, второго коммутатора второго канала соединена с группой выходов шифратора второго канала, перва  группа информационных входов второго коммутатора i-ro канала (, ., «,п, п-количество каналов) соединена с группой выходов второго коммутатора (1-1)-го канала, втора  группа информационных входов второго коммутатора i-ro канала соединена с группой выходов шифратора i-ro канала, выходы элементов И-НЕ группы первого канала соединены с первой группой входов схе- мы сравнени  второго канала, втора  Группа входов схемы сравнени  второго канала соединена с выходами элементов И-НЕ группы второго канала, перва  группа входов схемы сравнени  1-го канала соединена с группой выходов первог о коммутатора (i-1) го кангша, втора  группа входов схемы сравнени  i-ro канала соединена с выходами элементов К-НЕ группы i-ro канала, перва  группа информационньпс

1 6

входов первого коммутатора второго канала соединена с выходами элементов И-НЕ группы первого канала, втора  группа информационных входов первого коммутатора второго канала соединена с выходами элементов И-НЕ группы второго канала, перва  группа информационных входов первого коммутатора 1-го канала соединена с группой выходов коммутатора (i-l)-ro канала, втора  группа информационных входов первого коммутатора i-ro канала соединена с выходами элементов И-НЕ группы i-ro канала, выходы Равно и

Меньше схем сравнени  всех каналов, кроме последнего, объединены и через монтажное ИЛИ соединены с первыми управл ющими входами вторых коммутаторов своих каналов, второй управл ющий вход второго коммутатора каждого канала,кроме последнего, соединен с выходом Больше схемы сравнени  своего канала, выход Равно схемы сравнени  последнего канала соединен с первым управл ющим входом второго коммутатора своего канала, второй управл ющий вход которого соединен с выходом Больше схемы сравнени  последнего канала, выход Меньше схемы сравнени  последнего канала соединен с первым управл ющим входом коммутатора и через элемент НЕ - с вторым управл ющим входом первого коммутатора , втора  группа входов которого соединена с ГРЗД1ПОЙ выходов второго ком- .мутатора последнего канала, первый и . второй управл ющие входы первых коммутаторов каналов .соединены соответственно с выходами Больше и Меньше схем сравнени  своих каналов.

Claims (1)

1. Формула изобретения

   Многоканальное устройство приоритета, содержащее узел приоритета, а в каждом канале триггер, счетчик, схему сравнения, группу элементов И-НЕ, элемент И, причем группа инверсных выходов счетчика каждого канала соединена с первыми входами элементов И-НЕ группы своего канала, каждый запросный вход устройства соединен с единичным входом триггера одноименного канала, отличающееся тем, что, с целью расширения области ^применения,устройстваза счет воз- можности кратковременного подключения низкоприоритетных запросов при наличии высокоприоритетных, устройство содержит элемент И-НЕ, элемент НЕ, коммутатор и дешифратор, а в каждом канале, кроме первого, - шифратор, два коммутатора и элемент НЕ, а в первом канале - шифратор и элемент НЕ, причем прямые выходы триггеров каналов соединены с входами узла приоритета, группа выходов которого соединена с первой группой информационных входов коммутатора, группа выходов которого является группой выходов устройства и соединена с группой входов дешифратора, каждый выход которого соединен с первым входом элемента И одноименного канала, gg вторые входы элементов И каналов соединены с выходом элемента И-НЕ своего канала, группа входов которого соединена с группой выходов первого коммутатора последнего канала, ин45 версный выход триггера каждого канала соединен с входом шифратора своего канала, входом сброса счетчика своего канала и через элемент НЕ - с вторыми входами элементов И-НЕ группы своего канала, выход элемента И канала соединен со счетным входом счетчика своего канала и с входом сброса триггера своего канала, третий вход элемента И каждого канала соединен с соответствующим сигнальным входом устройства, группа выходов шифратора первого канала соединена с первой группой информационных входов второ- 1 го коммутатора второго канала, вторая группа информационных входов, второго коммутатора второго канала соединена с группой выходов шифратора второго канала, первая группа инфор- 2 мационных входов второго коммутатора i—го канала(i=3,...,η, η-количество каналов) соединена с группой выходов второго коммутатора (i-l)-ro канала, вторая группа информацион- 2 лых входов второго коммутатора 1-го канала соединена с группой выходов шифратора i-ro канала, выходы элементов И-НЕ группы первого канала соединены с первой группой входов схе- . ' мы сравнения второго канала, вторая группа входов схемы сравнения второго канала соединена с выходами элементов И-НЕ группы второго канала, первая группа входов схемы сравнения i-ro канала соединена с группой выходов первого коммутатора (ί-1)~ го канала, вторая группа входов схемы сравнения i-ro канала соединена с выходами элементов И-НЕ группы i-ro ι канала, первая группа информационных входов первого коммутатора второго канала соединена с выходами элементов И-НЕ группы первого канала, вторая группа информационных входов первого коммутатора второго канала соединена с выходами элементов И-НЕ группы второго канала, первая группа информационных входов первого коммутатора i-ro канала соединена с группой выходов коммутатора (i-l)-ro канала, вторая группа информационных входов первого коммутатора i-ro канала соединена с выходами элементов И-НЕ груп5 пы i-ro канала, выходы Равно и ’'Меньше схем сравнения всех каналов, кроме последнего, объединены и через монтажное ИЛИ соединены с первыми управляющими входами вторых коммута; торов своих каналов, второй управляющий вход второго коммутатора каждого канала,кроме последнего, соединен с выходом Вольше схемы сравнения своего канала, выход Равно схемы срав5 нения последнего канала соединен с первым управляющим входом второго коммутатора своего канала, второй управляющий вход которого соединен с выходом Больше схемы сравнения пос3 леднего канала, выход Меньше схемы сравнения последнего канала соединен с первым управляющим входом коммутатора и через элемент НЕ - с вторым управляющим входом первого коммутато_г.ра, вторая группа входов которого соединена с группой выходов второго ком.мутатора последнего канала, первый и . второй управляющие входы первых коммутаторов каналов .соединены соответ5} ственно с выходами Больше и Меньше схем сравнения своих каналов.