SU1411896A2 - Преобразователь посто нного напр жени - Google Patents

Abstract

Изобретение относитс  к системам первичного электропитани  аппаратуры св зи, а также к вторичным источни- кай питани  устройств радиотехники, автоматики и вычислительной техники. Цель изобретени  - расширение области применени  путем увеличени  глубины регулировани . Блок управлени  содержит задающий генератор 5, фазорасщепитель 6, узел 7 задержки, цепь 8 обратной св зи, логические элементы 9 и 10 совпадени , датчики 11 и 12 состо ни  силовых цепей транзисторов инвертора, предварительные усилители 13 и 14, триггер 15, логические элементы 16 и 17, компаратор 18 и интегрирующую цепочку 19. В качестве источника опорного сигнала используетс  источник основного сигнала, при этом основной сигнал поступает на второй вход компаратора 18 через линию задержки (интегрирующую цепоч ку 19). Это приводит к тому, что компаратор 18 отслеживает начало выключени  силовых транзисторов без учета запаздьшани , вносимого трансформаторами тока датчиков 11 и 12 состо ни  силовых цепей транзисторов инвертора. 2 ил. (/ С

Description

ое ее

1

Изобретение относитс  к электротехнике , может быть использовано в системах первичного электропитани  аппаратуры св зи, а также во вторичных источниках питани  устройств радиотехники, автоматики и вычислительной техники и-  вл етс  усовершенствованием устройства по авт, св № 1265941.

Цель изобретени  - расширение об- ласти применени  путем увеличени  глубины регулировани .

На фиг. I изображена схема преобразовател ; на фиг. 2 - диаграммы напр жений, по сн ющие работу преобразовател .

Преобразователь посто нного напр жени  содержит подключенный к входны вьшодам устройства инвертор 1 с вы- ходным трансформатором, вьтр митель 2, фильтр 3, выход которого подсоединен к выходным выводам устройства, а также блок 4 управлени . Блок 4 управлени  содержит задающий генера- тор 5, фазорасщепитель 6, узел 7 задержки , соединенный с выходными вьшо дами устройства через цепь 8 обратной св зи, логические элементы 9 и 10 совпадени , датчики П и 12 соето ни , предварительные усилители 13 и 14, триггер 15, синхронизирующий вход которого через логические элементы I6 и 17 соединен с выходами соответствующих логических элементов 9 и 10 совпадени , .а счетный вход  вл етс  выходом компаратора 18, оди из выходов которого подключен к объединенным выходам датчиков 1 1 и 12 . состо ни , а другой - к тем же объединенным выходам через интегрирующую цепь 19.

Преобразователь работает следующим образом.

На выходах фазорасщепител  6 формируютс  пр моугольные импульсы (фиг.2а,б). Импульсы, показанные на фиг. 2а, составл ют половину периода Т работы преобразовател  и соответствуют максимальному времени проводимости силового транзистора верхнего плеча преобразовател . Импульсы , показанные на фиг. 26, соответствуют открытому состо нию силового транзистора .нижнего плеча.

На фиг. 2в,г показаны соответственно импул&сы на выхо,., датчиков 1 к 12 состо ни .

0

5

0

Импульс отпирающего напр жени  в блоке 4 управлени  формируетс  при наличии на входе элементов 9 и 10 совпадени  сигналов с фазорасщепите- л  6, счетного триггера 15 и узла 7 задержки. Снимаемый с триггера 15 импульс формируетс  по заднему фронту импульсов, снимаемых с выходов датчиков II и 12 состо ни .

В момент времени t согласно алгоритму работы преобразовател .сигигш с фазовращател  6, поступающий на . вход элемента 10 совпадени , принимает значение логического О. Отпирающий сигнал в базовой цепи силового транзистора нижнего плеча снимаетс  и указанный транзистор начинает за- : крьшатьс . Соответственно начинает уменьшатьс  напр жение на выходе датчика 12 состо ни  (фиг. 2г). Этот процесс заканчиваетс  к моменту времени tj, хот  фактическое врем  выключени  транзистора t- пунктиром, 5 фиг. 2в,г значительно меньше. Пог скольку триггер 15 не изменит своего состо ни  до момента, пока сигнал на выходе датчика состо ни  не уменьшаетс  до О, то на врем  t задерживаетс  включение транзистора верхнего плеча, тем самым уменьшаетс  глубина регулировани  и соответственно отдаваема  мощность в

2ut 1

0

5

1раз . Аналогичный процесс

происходит при выключении транзистора верхнего плеча (врем  at tx-ti, фиг.2в).

20

0

5

0

5

За врем , пока транзистор одного из плеч находитс  во включенном состо нии , зар жаетс  конденсатор интегрирующей цепи 19 до величины V (фиг. 2д, пунктир), это напр жение прикладьшаетс  к одному из входов компаратора 18, а на другой его вход поступает напр жение непосредственно с объединенного выхода датчика 1I и 12 состо ни . При выключении транзисторов в соответствующие моменты времени 11 и tr, когда напр жение на объединенном выходе датчиков II и 12 состо ни  уменьшаетс  до значени  V, происходит переключение компаратора 18, триггера 15 и последующих элементов схемы. Врем  4t t/f-t в идеальном случае выбираетс  равным фактическому максимальному времени выключени  транзисторов.

Claims (1)

1. Формула из о'б р е т е н и я

   Преобразователь постоянного напряжения по авт. св. № 1265941, о т л и-^д

   896 чающийся тем, что, с целью расширения области применения глубины регулирования, соединение выходов датчиков состояния силовых транзисторов инвертора осуществлено через введенный компаратор, первый вход которого соединен с выходами непосредственно, а второй через введенную интегрирующую цепь.