SU1387026A1 - Устройство дл счета предметов - Google Patents

Abstract

Изобретение относитс  к вычислительной и информационной технике и предназначено дл  автоматического счета разнотипных изделий. Устройство позвол ет в процессе подсчета предметов идентифицировать их по длине в случае, если даже скорость их перемещени  измен етс . Устройство содержит датчик 1, компаратор 2, источник 3 опорного напр жени , элементы 4-8 задержки, элемент ИЛИ-НЕ 9, элементы И 10-12, элемент 13 запрета, селекторы 14, 15 длительности импуль-. сов, триггеры 16, 17, блок 18 счетчиков , одновибраторы 19, 20, делитель 21 частоты, дешифратор 22, регистр 23 счетчик 24, блок 25 цифровых компараторов , элемент ИЛИ 26. В процессе - прохождени  предмета в зоне датчика 1 определение скорости его движени  эсуществл етс  по длительности фрон- га нарастани  сигнала на выходе датчика 1. 2 ил. е (Л со оо o О5

Description

Изобретение относитс  к вьгчисли- тельной и информационной технике и предназначено дл  автоматического счета разнотипных изделий.

Целью изобретени   вл етс  расширение области применени  устройства путем счета предметов, движущихс  с различными скорост ми.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - диаграмма его работы.

Устройство содержит датчик 1, компаратор 2, источник 3 опорный напр жений , с .первого по п тьш элементы 4-8 задержки, элемент 9, с первого по третий элементы И 10-12, элемент 13 запрета, первый 14 и второй 15 селекторы длительности импульсов , второй 16 и первый 17 триггеры, 20 зом, чтобы делитель 21 частоты имел блок 18 счетчиков, второй 19 и первый 20 одновибраторы, делитель 21 частоты, дешифратор 22, регистр 23, счетчик 24, блок 25 Цифровых компараторов , элемент РШИ 26. ,

Устройство работает следующим образом .

В начальный момент триггеры 16 и 17 установлены в исходное состо коэффициент делени , пропорциональный скорости движени  издели . Через п тый элемент 8 задержки после перезаписи в регистр 23 делитель 21 час- 25 тоты сбрасываетс  в исходное состо ние и далее в нем начинаетс  накопле ние импульсов при изменении длины им пульса от издели . Импульсы с выхода компаратора 2 после-делени  на делиэтом измен етс  код управлени  источника 3 и на его выходе начинаетс  переключение с уставки и на уставку

Uj, которые охватывают сигнал по амплитуде . Дл  того, чтобы при переключении компаратора 2 не формировалс  сигнал на S-входе триггера 17, импульс с выхода первого элемента И

10 дискриминируетс  по длительности и на S-вход триггера 17 не поступают остроконечные импульсы, которые возникают при переключении компаратора 2. При возведении триггера 17 в единицу с его выхода через однов1 братор 20 формируетс  сигнал записи в регистр 23 состо ни  делител  21 частоты , который пропорционально дешифрируетс  дешифратором 22 таким образом , чтобы делитель 21 частоты имел

коэффициент делени , пропорциональный скорости движени  издели . Через п тый элемент 8 задержки после перезаписи в регистр 23 делитель 21 час- тоты сбрасываетс  в исходное состо ние и далее в нем начинаетс  накопление импульсов при изменении длины импульса от издели . Импульсы с выхода компаратора 2 после-делени  на дели

ние. В регистр 23 занесено максимйль- ЗО теле 21 частоты поступают в счетчик

ное число, которое определ ет максимальный коэффициент делени  делител  21 частоты. Причем длительность фронта сигнала от датчика 1 должна быть меньше длительности К 2 б, где К - мак-.

35

24. После того, как сигнал,от датчика 1 начинает уменьшатьс  и оказывав етс  меньше уставки U,, на выходе и входе первого элемента 4 задержки по вл ютс  нули, что приводит к сраба- , тыванию элемента ИЛИ-НЕ 9, и в слу- чае, если этот импульс по длительности оказываетс  больше длительности, задаваемой первым селектором 14 длисимальный коэффициент делени  делител  21 частоты; - выдержка времени первого элемента задержки.

В источник 3 занесены три уставки (фиг. 2), из которых две первые охва- . тельности импульса, через второй эле- тывают передний фронт нарастани  им- мент И 11 срабатывает триггер 16, пульса, а .треть  - превосходит величину сигнала. В исходном состо нии на выходе источника 3 устанавливаетс  минимальна  уставка U . При по влении вок и и Uj. При этом триггер 17 сбра- информационного импульса на выходе сываетс  в нуль через третий элемент датчика 1 и срабатывании компаратора 2 начинаетс  переключение уставки с и на Uj и до тех пор,пока идет;нарас : . тание переднего фронта импульса. Эти

что приводит к изменению кода на управл ющих входах, источника 3. Это : йриводит к заданию переключени  уста6 задержки. После того, как сигнал с датчика 1 оказываетс  меньше уставки U,, вторично срабатывает элемент

, .ИЛИ-НЕ 9 и на выходе первого селектоимпульсы поступают в делитель 21 час- ра 14 длительности импульса по вл еттоты , где накапливаютс . При достижении величины сигнала более U через врем  , задаваемое первым элементом 4 задержки, на его выходе по в,11 етс  высокий потенциал, как на его входе. Это состо ние распознаетс  первым элементом И 10, с выхода которого сигнал переключает триггер 17. При

24. После того, как сигнал,от датчика 1 начинает уменьшатьс  и оказывав етс  меньше уставки U,, на выходе и входе первого элемента 4 задержки по вл ютс  нули, что приводит к сраба- , тыванию элемента ИЛИ-НЕ 9, и в слу- чае, если этот импульс по длительности оказываетс  больше длительности, задаваемой первым селектором 14 длительности импульса, через второй эле- мент И 11 срабатывает триггер 16, вок и и Uj. При этом триггер 17 сбра- сываетс  в нуль через третий элемент

тельности импульса, через второй эле- мент И 11 срабатывает триггер 16, вок и и Uj. При этом триггер 17 сбра- сываетс  в нуль через третий элемент

что приводит к изменению кода на управл ющих входах, источника 3. Это : йриводит к заданию переключени  уста

с  сигнал, который переводит триггер 16 в исходное состо ние и одновременно , пройд  третий элемент И 12, стробирует компараторы блока 25 цифровых компараторов. На одном из выходов блока 25 цифровых I компараторов, по вл етс  счетный сигнал, который накапливаетс  в блоке 18 счетчиков.

Если сигнал не по вилс  на одном из : выходов блока 25 цифровых компараторов , то-сигнал стробировани , пройд  через одновибратор 19, поступает на выход сигнализации через элемент 13 запрета. Сброс счетчика 24 в исходное состо ние осуществл етс  с выхо- ,да рторого элемента 5 задержки. Одновременно сбрасываетс  в исходное соето ние регистр 23 пам ти и устройство подготовлено дл  регистрации следующего издели . Таким образбм, в устройстве осуществл етс  регистраци  изде- ЛИЙ при идентификации их по длине, в случае, когда скорость перемещени  издели  может мен тьс .

Claims (1)

1. Формула изобретени 

   Устройство дл  счета предметов, содержащее датчик, компаратор, выход которого соединен с первым входом элемента ИЖ-НЕ и с входом первого элемента задержки, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с входом первого селектора длительности импульсов, первый т)иггер, выход которого подключен к входу первого одновибратрра, второй элемент задержки , выход которого соединен с первым входом счетчика, выходы которого подключены к первым входам блока цифровых компараторов, выходы которого со .единены с входами блока счетчиков и элемента ИЛИ, выход которого подключен к первому входу элемента запрета , второй одновибратор, выход которого соединен с вторым входом элемента запрета, выкод которого  вл етс  выходом устройства, отличающеес  тем, что, с целью расширени  области применени  устройства путем счета предметов, движущихс  с различными скорост ми, введены второй

   Q jj

   0

   5

   р

   5

   0

   триггер, второй селектор длительности импульсов, элементы И, элементы задержки , источник опорных напр жений, делитель частоты, дешифратор и регистр , выход датчика соединён с первым входом компаратора, выход которого подключен к первым входам первого элемента И и делител  частоты, первый выкод которого соединен с вторым входом счетчика, выход первого элемента задержки подключен к первому входу источника опорных напр жений и к второму входу первого элемента И, выход котор ого через второй селектор длительности импульсов соединен с первым входом первого триггера, выход которого подключен к второму входу источника опорных напр жений и к первому входу второго элемента И, выход которого соединен с первым входом второго триггера, выход которого через третий элемент задержки подключен к второму входу первого триггера,, через четвертый элемент задержки - к первому входу третьего элемента И и непосредственно к третьему входу источника опорных напр жений, выход которого соединен с вторым входом компаратора, выход первого селектора длительности импульсов подключен к вторым входам второго и третьего элементов И, в ы- ход последнего из которых соединен с вторыми входами второго триггера и блока цифровых компараторов,с входами второго одновибратора и второго элемента задержки и с первым входом регистра, выходы которого подключены к вторым JBTfofiaja делител  ,частоты, выходы которого через дешифратор соединены с вторыми входами регистра, выход первого одновибратор а подключен к третьему входу регистра и через п - Tbrii элемент задержки - к третьему входу делител  частоты.

   V

   Фиг. г