SU1385286A2 - Matrix commutating device - Google Patents
Matrix commutating device Download PDFInfo
- Publication number
- SU1385286A2 SU1385286A2 SU864134573A SU4134573A SU1385286A2 SU 1385286 A2 SU1385286 A2 SU 1385286A2 SU 864134573 A SU864134573 A SU 864134573A SU 4134573 A SU4134573 A SU 4134573A SU 1385286 A2 SU1385286 A2 SU 1385286A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- bus
- elements
- input
- selection
- Prior art date
Links
Abstract
Изобретение может быть использовано в системах автоматики, св зи, в вычислительной технике. Матричное коммутационное устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента (ЗЭ) 2 и управл емого ключа 3, 33 4, управл емые выходные формирователи 5, управл ющие шины 6, 7, 8 выбора столбца, строки, коммутатора соответственно, формирователи 9,The invention can be used in automation systems, communications systems, and computing. The matrix switching device contains sixteen switches 1, each of which consists of a storage element (DL) 2 and a control key 3, 33 4, controlled output drivers 5, control buses 6, 7, 8 for selecting a column, row, switch, respectively, shapers 9,
Description
5--- 1--ь55 --- 1 - 5
слcl
77
00 СХ5 СП00 СХ5 СП
toto
ооoo
0505
N)N)
ftft
чгchg
логические элементы ИЛИ 11, логические элементы И 13, 16, входную ши ну (Ш) 10 стр.оки, пр мую Ш 12 начальной установки, инверсную Ш 14 начальной установки, выходную Ш 15 соответствующего столбца, МДП-тран- зисторы 24, 25, общую Ш 26 и Ш 27 питани соответственно. За счет электрических св зей между функдио1logical elements OR 11, logical elements И 13, 16, input bus (Ш) 10 p. feed, direct Ш 12 initial set-up, inverse Ш 14 initial set, output Ш 15 corresponding column, МДП-transistors 24, 25 , total W 26 and W 27 food respectively. Due to the electrical connections between the functions
Изобретение относитс , к электронной коммутационной технике и может быть использовано в системах автоматики , св зи, контрол и в вычислительной технике.The invention relates to electronic switching technology and can be used in automation, communication, control and computer systems.
Целью изобретени вЛ етс расширение функциональнй1х возможностей устройства при увеличении его производительности за счет осуществлени сброса всех соединений устройства в течение одного такта путем управлени шинами выбора строк и столбцов от дополнительно введенных двухвходо вых элементов И, ИЛИ по сигналам начальной установки, благодар чему в запоминающие элементы всех коммутаторов одновременно записываетс оди- наков.а исходна информаци , соответствующа разомкнутому состо нию ключей коммутаторов.The aim of the invention is to expand the functionality of the device while increasing its performance by resetting all connections of the device during one cycle by controlling the row and column selection buses from the additionally entered two-input AND, OR elements by the initial setup signals, thereby storing all the switches are simultaneously recorded identical. And the initial information corresponding to the open state of the switches keys.
На чертеже приведен пример выполнени матричного коммутационного устройства 4x4 коммутаторов в виде функциональной схемы.The drawing shows an example of the implementation of the matrix switching device 4x4 switches in the form of a functional diagram.
Устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента 2 и управл емого ключа 3, четыре до- полнительньос запоминающих элемента 4, четыре управл емых выходных формирователей 5. В качестве запоминаю- .щего элемента используетс D-триггер а в качестве управл емого ключа - МДП-транзистор. Управл ющие, входы запоминающих элементов 2 и 4 соединены с управл ющими шинами 6 выбора столбца , а информационные входы тех же запоминающих элементов соединены соответственно с управл ющими шинами 7 выбора строки и управл ющей шиной 8 выбора коммутатора.The device contains sixteen switches 1, each of which consists of a storage element 2 and a controllable key 3, four additional storage element 4, four controlled output drivers 5. The D-trigger is used as the storage element key is a MOS transistor. The control inputs of the storage elements 2 and 4 are connected to the column selection control buses 6, and the information inputs of the same storage elements are connected respectively to the row selection control buses 7 and the switch select control bus 8.
8S2868S286
нальными элементами реализуетс нова функци управлени устройством - начальна установка всех коммутаторов в исходное состо ние за один такт. При необходимости многократного разъединени каналов коммутации достигаетс увеличение пропускной способности устройства, его производительности . 1 ил.With the new elements, a new device control function is implemented — the initial installation of all switches to the initial state in one cycle. If it is necessary to repeatedly disconnect the switching channels, an increase in the capacity of the device and its performance is achieved. 1 il.
5five
00
5five
00
5five
00
Выходы входных формирователей 9 подключены к входной шине 10 строки, котора соединена с входами управл емых ключей 3 той же строки.The outputs of the input drivers 9 are connected to the input bus 10 of the line, which is connected to the inputs of the controlled keys 3 of the same line.
Управл ющие шины 6 выбора столбца соединены с выходами элементов ИЛИ 11, первые входы которых объединены и подключены к пр мой шине 12 начальной установки. Управл ющие шины 7 выбора строки подключены к выходам элементов И 13, первые входы которых объединены и подключены к инверсной шине 14 начальной у становки. Выходы ключей 3 коммутаторов 1 подключены к выходной шине 15 соответствующего столбца, котора соединена с входом управл емого выходного .формировател 5.The column selection control buses 6 are connected to the outputs of the OR 11 elements, the first inputs of which are combined and connected to the direct bus 12 of the initial installation. The control bus 7 row selectors are connected to the outputs of the And 13 elements, the first inputs of which are combined and connected to the inverse bus 14 of the initial installation. The outputs of the keys 3 of the switches 1 are connected to the output bus 15 of the corresponding column, which is connected to the input of the controlled output form 5.
Управл юща шина 8 выбора коммутатора соединена с выходом элемента И 16, первый вход которого подключен к инверсной шине 14 начальной установки , а второй - к входу выбора 17 коммутатора.The control bus 8 of the switch selection is connected to the output of an AND element 16, the first input of which is connected to the inverse bus 14 of the initial installation, and the second to the input of the switch 17 selection 17.
Входы входных формирователей 9 вл ютс .входами 18 устройства, а выходы управл емых выходных формирователей 5 вл ютс выходами 19 устройства .The inputs of the input drivers 9 are the device inputs 18, and the outputs of the controlled output drivers 5 are the device outputs 19.
Выходы дополнительных запоминающих элементов 4 вл ютс управл ющими входами 20 и 21 управл емых выходных формирователей 5.The outputs of the additional storage elements 4 are the control inputs 20 and 21 of the controlled output drivers 5.
Вторые входы элементов ИЛИ 11 подключены к входам 22 выбора столбца , а вторые входы элементов И 13 - к входам 23 выбора строки.The second inputs of the elements OR 11 are connected to the inputs 22 of the column selection, and the second inputs of the elements AND 13 to the inputs 23 of the row selection.
Управл емый выходной формирователь 5 выполнен на МДП-транзисторах по схеме элемента с трем состо ни миThe controlled output driver 5 is made on MOSFETs according to the element scheme with three states
И поэтому может- находит.с: ы нк.и-ю- ченном состо т только п том случае столбец в ;1браи, в со- ответству{ощий дополнительны за ом11- наюгций элемент 4 за 1исана 1. And therefore it can- find.c: you nk.i-yuchennogo only in that case, the column in; 1 bar, in accordance with the general {optional} element 11 for the element 4 for 1; 1.
В противном случае МДП-транзисто- ры 24 и 25 управл емого, выходного формировател 5 закрываютс , и соответствующий выход 19 устройства изолируетс от общей шины 26 и шипы 27 питани устройства.Otherwise, the MOS transistors 24 and 25 of the controlled, output driver 5 are closed, and the corresponding device output 19 is isolated from the common bus 26 and the device power spikes 27.
Устройство функционирует следующим образом.The device operates as follows.
Когда на пр мую шипу 12 начальной установки.подан сигнал О, а на инверсную шину 14 начальной установки сигнал 1, логические элементы 11, 13 и 16 пропускают управл ющие сигналы настройки коммутаторов 1 с входов 22 и 23 выбора столбцов и строк дл записи информации в запоминающие элементы 2 и 4. При этом последовательно по столбцам производитс настройка комутаторов 1 .When signal O is applied to the forward spike 12 of the initial installation, and signal 1 is sent to the inverse bus 14 of the initial installation, the logic elements 11, 13 and 16 pass control signals for setting the switches 1 from the columns and rows selectors 22 and 23 to record information in storage elements 2 and 4. In this case, the switches 1 are adjusted sequentially in columns.
После настройки устройства сигнал с соответствующего входа 18 устройства через входной фop иpoвaтeль 9, открытый Ю1ЮЧ 3 коммутатора 1 поступает на выходную шину 15 столбца и на вход управл емого выходного формировател 5 и далее на выход 19 устройства.After setting up the device, the signal from the corresponding input 18 of the device through the input footer 9, the open SW 10 of switch 1 is fed to the output bus 15 of the column and to the input of the controlled output driver 5 and further to the output 19 of the device.
Когда на шины 12 и 14 начальной установки поданы противоположные сигналы , на управл ющих шинах 7 и 8 по вл ютс О, а на управл ющих шинах 6 столбцов - 1. При это все коммутаторы Г оказываютс выбранными , и во все запоминающие элементы 2 и 4 записываютс сигналь О. Все управл емые ключи 3 оказываютс в разомкнутом состо нии, а управл емые выходные формирователи 5 поддерWhen opposite signals are applied to buses 12 and 14 of the initial installation, O appears on the control buses 7 and 8, and 6 columns appear on the control buses 1. All switches G are selected and all memory elements 2 and 4 appear Signal O is recorded. All controllable keys 3 are in the open state, and controllable output drivers 5 are supported
00
5five
00
5five
00
5five
жи заютс в Т1)етьем - пысокоомном состо нии . Все входы 18 и выходы 19 устройства разомкнуты.They are found in T1) in a nexus-ohmic state. All inputs 18 and outputs 19 of the device are open.
Таким образом, в устро 1стве зуетс начальна , установка всех коммутаторов в исходное состо н 1е за один такт. При необходимости кратного разъединени каналов коммутации достигаетс увеличение пропускной способности устройства, т.е. его производительности.Thus, in the arrangement, it is initial, the installation of all switches in the initial state 1e per cycle. If a multiple disconnection of the switching channels is necessary, an increase in the capacity of the device is achieved, i.e. its performance.
Фор мула изобретени Formula of invention
Матричное коммутационное устройство по авт.св. № 1075409, отличающеес тем, что, с целью расширени функциональнь х возможностей устройства при повьш1ении его производительности, в устройство введены N логических элементов ИЛИ и (М+1) логических элементов И,- выходы логических элементов ИЛИ подключены к соответствующим управл ющим шинам выбора столбца, первые входы логических элементов ИЛИ объеди- нень и подключены к пр мой шине начальной установки, а вторые входы под- подключены к входам выбора столбца, выходы М логических элементов И подключены к соответствую цим управл ющим шинам выбора строки, а выход (М+1)-го логического элемента И соединен с управл ющей шиной выбора коммутатора, первые входы всех логических элементов И объединены и подключены к инверсной шине начальной установки, а вторые входь М логических элементов И подключены к входам выбора строки, а второй вход (М+1)-го логического элемента И соединен с входом выбора коммутатора.Matrix switching device according to auth. No. 1075409, characterized in that, in order to expand the functionality of the device while increasing its performance, N logical elements OR and (M + 1) logical elements AND are entered into the device, OR outputs of the logical elements are connected to the corresponding control bus of the column selection , the first inputs of the logic elements OR are combined and connected to the direct bus of the initial installation, and the second inputs are connected to the inputs of the choice of the column, the outputs of the logic elements AND are connected to the corresponding control bus in Selecting a line, and the output (M + 1) of the AND logical element is connected to the switch selection control bus, the first inputs of all AND logic elements are combined and connected to the inverse bus of the initial installation, and the second input of the M logic elements AND are connected to the row selection inputs , and the second input of the (M + 1) -th logical element I is connected to the input of switch selection.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864134573A SU1385286A2 (en) | 1986-10-15 | 1986-10-15 | Matrix commutating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864134573A SU1385286A2 (en) | 1986-10-15 | 1986-10-15 | Matrix commutating device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1075409 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1385286A2 true SU1385286A2 (en) | 1988-03-30 |
Family
ID=21262841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864134573A SU1385286A2 (en) | 1986-10-15 | 1986-10-15 | Matrix commutating device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1385286A2 (en) |
-
1986
- 1986-10-15 SU SU864134573A patent/SU1385286A2/en active
Non-Patent Citations (1)
Title |
---|
Зарубежна электронна техника. М. / ЦНЖ электронйка, 1977, № 15, с.62. Авторское свидетельство СССР № 107540, кл. Н 03 К 17/00,15.03.82. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6738858B1 (en) | Cross-bar matrix for connecting digital resources to I/O pins of an integrated circuit | |
US4034356A (en) | Reconfigurable logic array | |
US6281703B1 (en) | Programmable device with an array of programmable cells and interconnection network | |
US7154299B2 (en) | Architecture for programmable logic device | |
KR0130760B1 (en) | Semiconductor integrated circuit | |
KR960704264A (en) | PROGRAMMABLE LOGIC DEVICE WITH REGIONAL AND UNIVERSAL SIGNAL ROUTING | |
JPH02289098A (en) | Programmable electric field logic and analog integrated device | |
GB1409910A (en) | Semiconductor data stores | |
SU1385286A2 (en) | Matrix commutating device | |
US5189320A (en) | Programmable logic device with multiple shared logic arrays | |
US3205481A (en) | Matrix selection circuit with bias means for nonselected circuits in one set of matrix coordinate drive circuits | |
US4952934A (en) | Field programmable logic and analogic integrated circuit | |
US7256611B2 (en) | Cross-bar matrix with LCD functionality | |
US5996039A (en) | Apparatus and method for implementing a tri-state signal driver | |
RU2280891C2 (en) | Commutation environment | |
MXPA94005782A (en) | Feedforward control system, method and control module. | |
JP2534652B2 (en) | Semiconductor integrated circuit | |
US4755968A (en) | Buffer memory device controlled by a least recently used method | |
EP0427689A1 (en) | A method and apparatus for switching data information through a digital selector | |
SU1264160A1 (en) | Device for calculating sets of logic functions | |
SU1307573A1 (en) | Switching device | |
SU1307572A1 (en) | Switching device | |
SU1582345A1 (en) | Switchboard for multiple-stage switching systems | |
WO2001093050A1 (en) | Priority cross-bar decoder | |
SU1510077A1 (en) | Function converter |