SU1378040A1 - Транзисторный ключ - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дп  управлени  по программе подключени  питани  к бипол рным полупосто нным запоминающим устройствам. Цель изобретени  - повьшение надежности транзисторного ключа - достигаетс  путем защиты его от медленно нарастающих токов перегрузки и повышение достоверности контрол  функционировани . Транзисторный ключ содержит транзисторы 1 и 2, резисторы 3 - 13, инверторы 14 и 20, элементы И-НЕ 15 - 17, элемент 18 задержки, диодный опт- рои 19, индикатор 21, третий транзис- тор 22, шину 23 питани , нагрузку 24, общую шину 25, входную шину 26. Высока  температурна  стабильность порога включени  транзистора 22 позвол ет обеспечить прецизионный контроль остаточного Напр жени  на транзисторе 1 и, следовательно, высокую точность контрол  напр жени  на нагрузке 24 в широком диапазоне температур. 1 ил. (П

Description

00

00

Изобретение относитс  к импульсной технике и может быть испольаова- но дл  управл емого по программе подключени  питани  к бипол рным полупосто нным запоминающим устройствам (ППЗУ).

Целью изобретени   вл етс  повьплезистора 10, второй нывод которого соединен с базой третьего транзистора 22 и первым вьгоодом фотодиода диодного оптрона 19, второй вывод которого подключен к коллектору первого транзистора 1, первый вьшод дев того резистора I1 соединен с общей шиной 25, а второй подключен к коллектору

ние надежности транзисторного ключа путем з.ащиты его от медленно нараста- Q третьего транзистора 22 и входу вто- ющих токов перегрузки и повьппение рого инвертора 20, выход которого со- достоверности контрол  функциониро- единен с пер:цым вьтодом индикатора 21

и третьими входами первого 15 и второго 16 элементов И-НЕ, дес тый ре- 5 зистор 12 и светодиод диодного оптрона 19 соединены последовательно и включены между шиной 25 питани  и вывани .

На чертеже представлена приндипи-, альна  электрическа  схема транзистор ног о ключ а.

Транзисторный ключ содержит первый

зистора 10, второй нывод которого соединен с базой третьего транзистора 22 и первым вьгоодом фотодиода диодного оптрона 19, второй вывод которого подключен к коллектору первого транзистора 1, первый вьшод дев того резистора I1 соединен с общей шиной 25, а второй подключен к коллектору

третьего транзистора 22 и входу вто- рого инвертора 20, выход которого со- единен с пер:цым вьтодом индикатора 21

Транзисторный ключ работает спе- дующим образом.

В исходном состо нии на входную

1и второй 2 транзисторы, одиннадцать ходом третьего элемента И-НЕ 17, вто- резисторов 3-13, первый инвертор 14, рой вьшод индикатора 21 через один- первый 15, второй 16 и третий 17 эле-20 надцатый резистор 13 соединен с ши- менты И-НЕ, элемент 18 задержки, ди- ной 23 питани .

одный оптрон 19, второй инвертор 20, индикатор 21, третий транзистор 22. Эмиттер первого транзистора 1 подключен к шине 23 питани  и первому выво-25 щину 26 подаетс  низкий уровень нап- ду первого резистора 3, второй вывод р жени  О, который поступает на которого соединен с базой первого первые входы элементов И-НЕ 15 и 16, транзистора 1, коллектор которого че- на выходах которы устанавливаютс  рез нагрузку 24 подключен к общей ши- высокий уровень напр жени . При этом не 25, коллектор второго транзистора ЗО транзисторы 1 и 2 закрыты и, следо2соединен с первым вьшодом вторЬго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертый резистор 6 - к шине 23 питани , второй вывод третьего резистора 5 Соединен с выходом первого элемента И-НЕ 15, первый вход которого подключен к входной шине 26, входу элемента 18 задержки, первому

35

вательно, нагрузка 24 отключена от шины 23 питани . При отсутствии напр жени  на нагрузке 24 на втором входе элемента И-НЕ 16 и входе первого инвертора 14 устанавливаетс  уровень О, а на выходе инвертора 14 - уровень 1, который поступает на второй вход элемента И-НЕ 15. Кроме того, в

исходном состо нии О с входной шины 26 поступает на второй вход эле- мента И-НЕ 17, а через элемент 18 задержки О подаетс  на первый вход элемента И-НЕ 17, на выходе которого устанавливаетс  высокий уровень нап- дЕ р жени . При этом ток через светодиод оптрона 19 не протекает, а, следовательно , отсутствует ток и в депи фотодиода оптрона 19, в результате чего транзистор 22 закрыт, на входе инвертора 20 установлен уровень О, а на выходе инвертора 20 - уровень 1. Это исключает протекание тока через светодиод индикатора 21 (индикатор выключен) и обеспечивает уровень 1 на третьих входах элементов И-НЕ 15 и 16.

входу второго элемента И-НЕ 16 и вто

рому входу третьего элемента И-НЕ 17, выход второго элемента И-НЕ 16 через п тый реэистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 23 питани , второй вход первого элемента И-НЕ 15 соединен с выходом первого инвертора 14, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 - к общей шине 25, второй вход второго ; элемента И-НЕ 16 соединен с коллектором первого транзистора и вторыми вьшодами второго 4 и шестого 8 резисторов , выход элемента 18 задержки подключен к первому входу третьего элемента И-НЕ 17, эмиттер третьего транзистора 22 подключен к шине 23 питани  и первому вьшоду восьмого ре

Транзисторный ключ работает спе- дующим образом.

В исходном состо нии на входную

щину 26 подаетс  низкий уровень нап- р жени  О, который поступает на первые входы элементов И-НЕ 15 и 16, на выходах которы устанавливаютс  высокий уровень напр жени . При этом транзисторы 1 и 2 закрыты и, следо

вательно, нагрузка 24 отключена от шины 23 питани . При отсутствии напр жени  на нагрузке 24 на втором входе элемента И-НЕ 16 и входе первого инвертора 14 устанавливаетс  уровень О, а на выходе инвертора 14 - уровень 1, который поступает на второй вход элемента И-НЕ 15. Кроме того, в

исходном состо нии О с входной шины 26 поступает на второй вход эле- мента И-НЕ 17, а через элемент 18 задержки О подаетс  на первый вход элемента И-НЕ 17, на выходе которого устанавливаетс  высокий уровень нап- р жени . При этом ток через светодиод оптрона 19 не протекает, а, следовательно , отсутствует ток и в депи фотодиода оптрона 19, в результате чего транзистор 22 закрыт, на входе инвертора 20 установлен уровень О, а на выходе инвертора 20 - уровень 1. Это исключает протекание тока через светодиод индикатора 21 (индикатор выключен) и обеспечивает уровень 1 на третьих входах элементов И-НЕ 15 и 16.

При поступлении на входную шину 26 высокого уровн  напр жени  1 на всех трех входах элемента И-НЕ 15 од

вень 1. При этом на выходе инвертора 20 установитс  низкий уровень напр жени , который приведет к включению индикатора 21 и к блокированию элементов И-НЕ 15 и 16 по третьим входам . На выходах-элементов И-НЕ 15 и 16 установ тс  высокие уровни напр жени , в результате чего транзисторы 1 и 2 выключатс  и полностью отклю- to чает нагрузку 24 от шины 23 питани . Напр жение на транзисторе 1 достигнет значени  напр жени  на шине 23 и будет продолжать поддерживать открытое состо ние транзистора 22, а следова- j тельно, и включенное состо ние индикатора 21, свидетельствующее об аварийной ситуации (или о нарушении нормального функционировани ) транзисторного ключа.20

Поступление на входную шину 26 низкого уровн  напр жени  приводит к тому, что на втором входе элемента И-НЕ 17 сразу же устанавливаетс  О, а на выходе элемента И-НЕ 17 - 25 сразу же высокий уровень напр жени  (вне зависимости от сигнала на его первом входе), ток через светодиод, а соответственно и фотодиод оптрона

ка через врем  задержки элемента I8 задержки на обоих входах элемента И-НЕ 17 не по в тс  одновременно уровни 1. В результате на вьгходе элемента И-НЕ 17 установитс  низкий уровень напр жени , привод щий к по влению тока в цепы светодиода оптрона 19, включитс  транзистор 32 (так как транзистор I закрыт), на выходе инвертора 20 установитс  низкий уровень напр жени , который включит индикатор 21 и заблокирует элемент И-НЕ 15 по третьему входу, что приведет к выключению транзистора 2. Схема будет работать таким образом до тех пор, пока не будет устранено аварийное состо ние нагрузки 24, после чего транзисторный ключ восстановит свою работу и будет обеспечивать подключение нагрузки 24 к шине 23 питани  каждый раз, когда на входной шине 26 будет присутствовать высокий уровень напр жени .

Таким образом, в предложенном транзисторном ключе в отличие от про- тотипа обеспечиваетс  высоко эффективна  защита от перегрузки по мощ19 прекращаетс , транзистор 22 вьжлю-зо ности элементов ключа при любой ско- чаетс . На выходе инвертора 20 уста- изменени  (нарастани ) тока . навливаетс  высокий уровень напр жени , что выключает индикатор 21 и снимает блокировку с третьих входов элементов И-НЕ 15 и 16. Однако это не измен ет состо ни  транзисторов 1 и 2, так как на первых входах элементов И-НЕ 15 и 16 присутствуют уровни О.

При поступлении на входную шину 26 высокого уровн  напр жени  на всех трех входах элемента И-НЕ 15 одновременно оказываютс  уровни 1, в результате на выходе элемента И-НЕ

15 устанавливаетс  низкий уровень на- .с рощает процесс контрол  пр жени , который приводит к включению транзистора 2. Если к этому времени аварийное состо ние нагрузки 24 не устранено, то несмотр  на включенное состо ние транзистора 2 роста

перегрузки. Кроме того, транзисторный ключ переходит в отключенное состо ние и в том случае, когда один из важнейших параметров транзисторного ключа (остаточное напр жение на включенном транзисторе 1) выходит за пределы допуска, обеспечивающего но- минальное напр жение на нагрузке 24. При этом включаетс  сигнализаци , свидетельствующа  о нарушении нормального функционировани  транзисторного ключа, что повышает достоверность контрол  функционировани  и уп40

50

Следует отметить, что порог включени  транзистора 22 (в зависимости от остаточного напр жени  на транзисторе 1) имеет высокую температурную стабильность. Это обусловлено тем, что температурные коэффициенты напр жени  отсечки базового тока транзистора 22 (и ) и вентильного напр жени  фотоэдс на фотодиоде оптрона I9 имеют равные абсолютные значени  и разные, знаки, что в соответствии с указанным неравенством обеспечивает их взаимнзгю компенсацию. Высока  темнапр жени  на нагрузке 24 не происходит (или происходит недостаточный рост напр жени ), поэтому в этом случае на втором входе элемента И-НЕ 16 никогда не может по витьс  уровень 1, чтр, в свою очередь исключает возможность включени  транзистора 1. Транзистор 2 будет оставатьс  во включенном состо нии до тех пор, iioка через врем  задержки элемента I8 задержки на обоих входах элемента И-НЕ 17 не по в тс  одновременно уровни 1. В результате на вьгходе элемента И-НЕ 17 установитс  низкий уровень напр жени , привод щий к по влению тока в цепы светодиода оптрона 19, включитс  транзистор 32 (так как транзистор I закрыт), на выходе инвертора 20 установитс  низкий уровень напр жени , который включит индикатор 21 и заблокирует элемент И-НЕ 15 по третьему входу, что приведет к выключению транзистора 2. Схема будет работать таким образом до тех пор, пока не будет устранено аварийное состо ние нагрузки 24, после чего транзисторный ключ восстановит свою работу и будет обеспечивать подключение нагрузки 24 к шине 23 питани  каждый раз, когда на входной шине 26 будет присутствовать высокий уровень напр жени .

ности элементов ключа при любой ско- изменени  (нарастани ) тока .

перегрузки. Кроме того, транзисторный ключ переходит в отключенное состо ние и в том случае, когда один из важнейших параметров транзисторного ключа (остаточное напр жение на включенном транзисторе 1) выходит за пределы допуска, обеспечивающего но- минальное напр жение на нагрузке 24. При этом включаетс  сигнализаци , свидетельствующа  о нарушении нормального функционировани  транзисторного ключа, что повышает достоверность контрол  функционировани  и уп

.с рощает процесс контрол 

0

5

Следует отметить, что порог включени  транзистора 22 (в зависимости от остаточного напр жени  на транзисторе 1) имеет высокую температурную стабильность. Это обусловлено тем, что температурные коэффициенты напр жени  отсечки базового тока транзистора 22 (и ) и вентильного напр жени  фотоэдс на фотодиоде оптрона I9 имеют равные абсолютные значени  и разные, знаки, что в соответствии с указанным неравенством обеспечивает, их взаимнзгю компенсацию. Высока  темновременно оказываютс  уровни 1, в результате чего на выходе элемента И-НЕ 15 устанавливаетс  низкий уровень напр жени , а состо ние элемент И-НЕ 16 не измен етс , так как на ег втором входе сохран етс  уровень О поступающий с нагрузки 24. По вление на выходе элемента И-НЕ 15 низкого уровн  напр жени  приводит к включе- нию транзистора 2, и через резистор осуществл етс  предварительный зар д эквивалентной емкости нагрузки 24.

По мере роста напр жени  на нагрузке 24 устанавливаетс  и уровень напр жени  на втором входе элемента И-НЕ I6. Когда напр жение на втором входе элемента И-НЕ 16 достигнет уровн  напр жени , равного напр жени 1, на всех трех входах элемента И-НЕ 16 одновременно окажутс  уровни 1, в результате на выходе элемента И-НЕ 16 по витс  низкий уровень напр жени , который открьшает транзисто 1, обеспечивающий дозар д емкости на грузки 24 и дальнейший рост напр жени  на ней.

После включени  транзистора I напр жение в средней точке делител  напр жени , образованного резисторами 8 и 9, достигает такой величины, при которой на вход инвертора 14 начинае поступать уровень I, ас выхода инвертора 14 на второй вход элемента И-НЕ 15 - уровень О, в результате на выходе элемента И-НЕ 15 по вл етс высокий уровень напр жени , который выключает транзистор 2. При этом состо ние транзистора 1 не измен етс , он остаетс  включенным и обеспечивае подключение нагрузки 24 к шине 23 питани  на все врем , в течение которого на входной шине 26 присутствует высокий уровень напр жени .

По вившийс  на входной шине 26 вы сокий уровень напр жени  сразу поступает на второй вход элемента И-НЕ 17 а через врем  задержки элемента 18 задержки высокий уровень поступает н первый вход элемента И-НЕ 17, после чего на выходе элемента И-НЕ 17 устанавливаетс  низкий уровень напр жени , в результате через последовательно включенные резистор 12 и све- тодиод оптрона 19 начинает протекать ток. Врем  задержки элемента задержк 18 выбираетс  таким, чтобы оно пре- вьшало врем  зар да эквивалентной емкости нагрузки 24 и врем  включени 

Q

j 0 5

о

Д5

35

40

50

5

транзистора 1, поэтому к моменту по влени  тока в цепи светодиода оптрона 1 9 напр жение между коллектором и эмиттером транзистора 1 становитс  . минимальным (к этому времени транзистор 1 включен и насьщен).

Если выполн етс  условие -1и „I 7 и„ас1 ., ДЛЯ и от с 2-1 напр жение отсечки базового тока (входное пороговое напр жение) транзистора 22, и - напр жение фотоэдс на фото-, диоде оптрона 19, работающего в вентильном режиме, - напр жение насьш1ени  между коллектором и эмиттером транзистора 1, то включенное и насыщенное состо ние транзистора 1 исключает протекание тока в цепи фотодиода оптрона 19, а следовательно, и в базовой цепи транзистора 22, в результате чего транзистор 22 вьпслю- чен, ток в его коллекторной цепи отсутствует и на входе инвертора 20 присутствует уровень О. При этом на выходе инвертора 20 сохран етс  высокий уровень напр жени , обеспечивающий выключенное состо ние индикатора 21 и исключающий блокирование элементов И-НЕ 15 и 16 по третьим входам.

Вьтолнение указанного неравенства обеспечиваетс  выбором соответствующего номинала резистора 12, так как при изменении номинала резистора 2 измен етс  ток через светодиод оптрона 19, а следовательно, и-вентильна  фотоэдс на фотодиоде оптрона 19, поэтому с помощью резистора 12 можно регулировать порог включени  транзистора 22 (в зависимости от напр жени  нась1щени  между коллектором и эмиттером транзистора 1).

При возникновении аварийной ситуации ; например, при коротком замыкав нагрузке 24, при резко или медленно нарастающем токе перегрузки, при уменьшении коэффициента перегрузки транзистора в результате катастрофического старени ) начинаетс  рост остаточного напр жени  между коллектором и эмиттером включенного транзистора 1, Как только возрастающее остаточное напр жение на транзисторе 1 приведет к нарушению указанного услови , в цепи фотодиода оптрона 19, а следовательно, и в базовой цепи транзистора 22 по витс  ток, в результате чеГо транзистор 22 включитс  и установит на входе инвертора 20 уропературнэ  стабильность порога включени  транзистора 22 позвол ет обеспечить прецизионный контроль остаточного напр жени  на транзисторе 1, а следовательно, позвол ет обеспечить высокую точность контрол  напр жени  на нагрузке 24 в широком температурном диапазоне.

Claims (1)

1. Формула изобретени 

   Транзисторный ключ, содержащий три транзистора, дес ть резисторов, два инвертора, три элемента И-НЕ, злемент задержки, причем змиттер первого транзистора подключен к шине источника питани  и первому вьшоду первого резистора, второй вывод которого соединен с базой первого транзистора, коллектор которого через нагрузку подключен к общей шине, коллектор второго транзистора соединен с первым вьшодом второго резистора, а база подключена к первому выводу третьего

   резистора и через четвертый резистор-25 подключен к коллектору третьего транк шине источника питани , второй вывод третьего резистора соединен с выходом первого злемента И-НЕ, первый вход которого подключен к входной шине , входу элемента задержки и перво- , му входу второго злемента И-НЕ, вы- ход которого через п тый резистор соединен с базой первого транзистора, эмиттер второго транзистора подключен к шине источника питани , второй вход первого элемента И-НЕ соединен с вы- ходом первого инвертора, вход которого подключен к первому выводу шестого

   зистора, а выход соединен с первым вьшодом индикатора и третьими входами первого и второго элементов И-НЕ, при этом второй вьгоод индикатора через одиннадцатый резистор соединен с шиной источника питани , дес тый резистор и светодйод диодного оптрона соединены последовательно и включены между шиной источника питани  и выходом третьего элемента И-НЕ, второй вход которого соединен с входной шиной , а второй вывод дев того резистору подключен к общей шине.

   резистора и через седьмой резистор - к общей шине, второй вход второго злемента И-НЕ соединен с коллектором первого транзистора и вторыми вьшода- ми второго и шестого резисторов, выход злемента задержки подключен к первому входу третьего злемента И-НЕ, змиттер третьего транзистора подключен к шине источника питани  и первому вьгооду восьмого резистора, второй вьгорд которого соединен с базой третьего транзистора, коллектор которого подключен к первому вьшоду дев того резистора, отличающийс  тем, что, с целью повышени  надежности путем защиты от медленно нарастающих токов перегрузки, введены одиннадцатый резистор, индикатор , диодный оптрон, первый вьтод фотодиода которого подключен к базе третьего транзистору, а второй вывод фотодиода - к коллектору первого транзистора, вход второго инвертора

   зистора, а выход соединен с первым вьшодом индикатора и третьими входами первого и второго элементов И-НЕ, при этом второй вьгоод индикатора через одиннадцатый резистор соединен с шиной источника питани , дес тый резистор и светодйод диодного оптрона соединены последовательно и включены между шиной источника питани  и выходом третьего элемента И-НЕ, второй вход которого соединен с входной шиной , а второй вывод дев того резистору подключен к общей шине.