SU1372526A1

SU1372526A1 - Цифровое устройство дл управлени стабилизированным конвертором

Info

Publication number: SU1372526A1
Application number: SU864060153A
Authority: SU
Inventors: Виктор Алексеевич Белов
Original assignee: Предприятие П/Я В-2969
Priority date: 1986-04-28
Filing date: 1986-04-28
Publication date: 1988-02-07

Abstract

Изобретение относитс к электротехнике и может быть использовано дл питани радиоэлектронной аппаратуры. Цель изобретени - повышение качества выходного напр жени . Конвертер содержит усилитель мощности 1, вьшр ми- тель 2 и фильтр 3. Задающий генератор 4 через двоичньш счетчик 5 подключен к логическому компаратору 6. Выходное напр жение вьтр мител в компараторах 9, 10, 19, 20 сравниваетс с напр жением с выходов делител напр жени 12 и через реверсивный счетчик 7 поступает на логический комг аратор 6. Изменение внешних параметров ковертора приводит к изменению его выходного напр жени . 1 ил.

Description

iH

(Л

Изобретение относитс к электротехнике и может найти применение дл электропитани различной радиоэлектронной аппаратуры.

Цель изобретени - повышение качества выходного напр жени .

На чертеже представлена функциональна схема устройства.

Цифровое устройство дл управлени Q 17, выход которого подключен к перво15

стабилизированным конвертором, выполненным на усилителе 1 мощности, выход которого подключен через выпр митель 2 к фильтру 3, содержит задающий генератор 4, выход которого подключен к счетному входу первого двоичного счетчика 5, логический компаратор 6, первый порт входов которого подключен к выходам первого двоичного счетчика 5, а второй - к выходам ревер- 20 сивного счетчика 7, а выход подключен к R-вхоцу RS-триггера 8, выход которого предназначен дл подключени к управл ющему входу усилител 1 мощности , первый и второй компараторы 9 25 и 10, первые входы которых предназначены дл подключени к выходным зажимам фильтра, источник 11 опорного напр жени , выходные зажимы которого подключены к делителю 12 напр жени , зо образованного последовательным соединением четырех резисторов 13-16, второй вход первого компаратора 9 подключен к общей точке соединени первого 13 и второго 14 резисторов делител 12, а выход - к входу разре шени вычитани реверсивного счетчика 7, второй вход второго компаратора 10 подключен к общей точке соединени второго 14 и третьего 15 резисторов делител 12, а выход - к входу разрешени сложени реверсивного счетчика 7, элемент И 17, первый вход которого объединен со счетным входом второго двоичного счетчика 18 и с S-входом RS-триггера 8 и подключен к выходу последнего разр да первого двоичного счетчика.

.- 35

40

45

му входу второго элемента ИЛИ 22, второй вход которого подключен к выходу второго двоичного счетчика 18, а выход - к счетному входу реверсивного счетчика 7.

Устройство работает следующим образом .

При подаче на конвертор первичного питани счетчики 5, 18 и 7 наход тс в исходном (нулевом) состо нии, т.е. на всех их выходах формируютс сигналы логического нул . Исходное состо ние счетчиков может задаватьс специальной схемой обнулени (не показана ) .

По вление напр жени на выходе источника 11 опорного напр жени приводит к по влению высокого потенциала на вторых входах компараторов 9, 10 и 19, 20. При этом на первых их входах в первый момент времени напр жение равно нулю. На выходах компараторов 9 и 19 формируетс низкий уровень сигнала, а на выходах компараторов 10 и 20 - высокий уровень сигнала . Высокий уровень сигналов с выхода компаратора 10 поступает на вход разрешени сложени счетчика 7,а сигнал с выхода компаратора 20 через элемент ИЛИ 21 открывает элемент И 17, вследствие чего импульсы с частотой следовани F с последнего выхода счетчика 5 через элемент ИЛИ 22 поступают на счетньм вход реверсивного счетчика 7, измен его состо ние. Частота следовани импульсов F определ ет врем выхода конвертора на режим , и ее оптимальной величиной вл етс така , при которой врем выхода на режим минимально и в то же врем отсутствуют экстратоки и перенапр жени на силовых элементах.

Устройство дополнительно снабжено третьим 19 и четвертым 20 компараторами и первым 21 и вторым 22 элементами ИЛИ, причем первые входы третьего 1 9 и четвертого 20 компараторов объединены и предназначены дл подключени к выходным зажимам фильтра 3, второй вход третьего компаратора 19 подключен к общей точке соединени вывода первого резистора 13 делител 12 и первого вывода источника 11

опорного напр жени , второй вход четвертого компаратора 20 подключен к общей точке соединени третьего 15 и четвертого 16 резисторов делител 12, а выходы третьего 19 и четвертого 20 компараторов подключены к входам первого элемента ИЛИ 21, выход которого подключен к второму входу элемента И

Q 17, выход которого подключен к перво15

20 25 зо

35

40

45

50

г

Устройство работает следующим образом .

В момент установки счетчика 5 в нулевое состо ние образующимс .при этом фронтом производитс переброс RS-триггера 8 в состо ние, при котором его выходной сигнал открывает усилитель 1 мощности. Переключение RS-триггера 8 в исходное состо ние

происходит в момент сравнени кода, записанного в реверсивном счетчике 7, с кодом счетчика 5. Увеличение кода в счетчике 7 приводит к увеличению времени сравнени кодов в схеме 6 совпадени кодов, за счет чего увеличиваетс длительность широтно-модули- рованного импульса на выходе RS-триг- гера 8 и соответственно увеличиваетс выходное напр жение конвертора.

По мере возрастани выходного напр жени и достижени им порога срабатывани компаратора 20 последний перебрасываетс и своим низким выходным сигналом запирает логический злемент И 17.

Импульсы с частотой F, отключаютс от входа реверсивного счетчика 7 и управление реверсивным счетчиком 7 осуществл етс импульсами F с выхода счетчика 18. Частота Fj или период квантовани выбираетс из услови обеспечени устойчивой работы конвертора , т.е. в 10-20 раз вьше частоты среза выходного фильтра 3.

При дальнейшем повьшении выходного напр жени переключаетс компаратор 10 и своим низким выходным сигналом прекращает счет импульсов реверсив-; ным сче.тчиком 7. Выходной код счетчика в дальнейшем не мен етс , вследствие чего выходное напр жение принимает посто нное значение.

Изменение внешних параметров конвертора , например входного напр жени или нагрузки, приводит к изменению выходного Напр жени конвертора.

Если указанное изменение имеет плавньй характер, то происходит включение либо компаратора 9, либо компаратора 10, которые своими выходными сигналами разрешают либо сложение импульсов в счетчике 7, либо вычитание за счет чего измен етс длительность широтно-модулированных импульсов и осуществл етс стабилизаци выходного напр жени конвертора.

При скачкообразном набросе входного напр жени или нагрузке и уходе выходного напр жени за допуски срабатывани компараторов 19 или 20 состо ние счетчика 7 измен етс с повышенной частотой F,,, что позвол ет быстро отрабатывать значительные возмущени внешних параметров конвертора. Величина провалов и всплесков выходного напр жени значительно уменьша

5

0

5

0

5

0

5

0

етс , что положительно сказьгааетс на качестве выходного напр жени .

Пороги срабатывани компараторов 19 и 20 выбираютс вблизи порогов срабатывани компараторов 9 и 10 при условии обеспечени необходимых запасов по динамической устойчивости.

Изобретение позвол ет получить высокую стабильность выходного напр жени ив то ;же врем обеспечить необходимую устойчивость.

Claims

Формула изобретени

Цифровое устройство дл управлени стабилизированным конвертором, выполненным на усилителе мощности, выход которого подключен через выпр митель к фильтру, содержащее задающий генератор, выход которого подключен к счетному входу первого двоичного счетчика, логический компаратор , первый порт входов которого подключен к выходам первого двоичного счетчика, второй - к выходам реверсивного счетчика, а выход подключен к R-входу RS-триггера, выход которого предназначен дл подключени к управл ющему входу усилител мощности , первый и второй компараторы, первые входы которых предназначены дл подключени к выходным зажимам фильтра , источник опорного напр жени , выходные зажимы которого подключены к делителю напр жени , образованного последовательным соединением четырех резисторов, второй вход первого компаратора подключен к общей точке соединени первого и второго резисторов делител , а выход - к входу разрешени обратного счета реверсивного счетчика, второй вход второго компаратора подключен к общей точке соединени второго и третьего резисторов делител , а выход - к входу разрешени пр мого счета реверсивного счетчика , элемент И, первьш вход которого объединен со счетным входом второго двоичного счетчика и с S-входом RS- триггера и подключен к выходу послед- него разр да первого двоичного счетчика , отличающеес тем, что, с целью повьш1ени качества выходного напр жени , оно снабжено первым и вторьт элементами ИЛИ и третьим и четвертым компараторами, причем первые входы третьего и четвертого компараторов.объединены н предназна513725266

чены дл подключени к выходным за-л напр жени , выходы третьего и чет- жимам фильтра, второй вход третьеговертого компараторов подключены к компаратора подключен к общей точкевходам первого элемента ИЛИ, выход соединени вывода первого резисторакоторого подключен к второму входу делител напр жени и первого выхода 5элемента И, выход которого подключен источника опорного напр жени , вто-к первому входу второго элемента ИЛИ, рой вход четвертого компаратора под-второй вход которого поцкпю ен к выключен к общей точке соединени тре-ходу второго счетчика, а выход - к тьего и четвертого резисторов делите-счетному входу реверсивного счетчика.