SU1345339A1 - Устройство формировани импульсов на МДП-транзисторах - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных воздействий. Цель изобретени  - расширение функциональных SZ (Л

Description

возможностей и повьшшние надежности - достигаетс  путем регулировани  уровней формируемых импульсов, блокировки выхода по внешнему сигналу и перевода выхода устройства в высокоим- педансное состо ние при коротком замыкании выходной шины. Дл  этого в устро.йстБО дополнительно введены согласующий усилитель I, два дополнительных двухтактных усилител  2 и 25, четыре инвертора 19, 20, 22 и 23 предварительный усилитель 24 низкого уровн , элемент 2 И-ИПИ-НЕ 21 , эле1

Изобретение относитс  к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве за- датчика режимных воздействий,

; Цель изобретени  - расширение функциональных возможностей и повышение надежности за счет обеспечени  возможности регулировани  уровней формируемых импульсов, блокировки выхода по внешнему сигналу и перевода выхода устройства в высокоимпе- дансное сосТб ние при коротком замыкании выходной шины. Цель достигаетс  путем введени  в устройство со- гласуюшего усилител , двух дополнительных двухтактных усилителей, предварительного усилител  низкого уровн i четырех инверторов, элемента 2 И-ИЛИ /НЕ, элемента задержки, трех двухтранзисторных цепочек, коммутирующего и п ти блокирующих транзисторов .

На фиг.1 приведена принципиальна  схема устройства; на фиг.2 - временные диаграммы работы устройства в различных режимах, соответствующих различным моментам времени,

Устройство содержит согласующий усилитель 1, первый дополнительный двухтактный усилитель 2, инвертор с токостабилизирующей нагрузкой 3, первую трехтранзисторную последовательную цепочку 4, первьй 5 и второй 6 двухтактные усилители, вторую трехтранзисторную последовательную цепочмент 26 задержки, три грехуронневых транзисторных цепочки 4, 7 и 27, ком- мутируюагий транзистор 28 и п ть блокирующих транзисторов 14, 15, 16, 17 и 18. В устройстве обеспечиваетс  блокировка выходного сигнала при коротком замыкании выходной шины 35 на высокий или низкий уровень напр жени . Это позвол ет использовать устройство в случа х, при которых возможны короткие замыкани  выходной шины, что расшир ет обл асть его применени . 2 ил.

ку 7, усилитель 8 обратной св зи, первый 9, второй 10, третий 11 накопительные конденсаторы, первую 12 и вторую 13 двухтранзисторные цепочки , первый 14, второй 15, третий 16, четвертый 17,.п тьй 18 блокирующие транзисторы, первьй 19 и второй 20 инверторы, элемент 2 И-ИЛИ/НЕ 21,

третий 22 и четвертьй 23 инверторы, предварительньй усилитель 24 низкого уровн , второй дополнительный двухтактный , усилитель 25, элемент задержки 26, третью двухтранзисторную цепочку 27, коммутирующий транзистор 28, шину 29 питани , общую шину 30, шину 31 входного сигнала, шину 32 блокирующего сигнала, шину 33 низкого уровн , шину 34 высокого уровн , выходную тту 35.

Согласуюш,ий усилитель 1 , первьй дополнительньй двухтактный усилитель 2, инвертор с токостабилизируюшей нагрузкой 3, перва  трехтранзисторна  последовательна  цепочка 4, первьй 5 и второй 6 двухтактные усилители , втора  трехтранзисторна  последовательна  цепочка 7, усилитель обратной св зи 8, первьй инвертор 19,

второй, инвертор 20, третий инвертор 22 и предварительный усилитель низкого уровн  24 включены между шиной питани  29 и общей шиной 30. Вход 36 согласуюш.его - усилител  I подключен к шине 31 входного сигнала, а его выход 37 - к инвертирующему входу 38 дополнительного двухтактного

3

усилител  2, к входу 39 инвертора

13А5339

ной

последовательной цепочки 4, Третий накопительный конденсатор I 1 включен между выходом 60 второго двухтактного усилител  6 и точкой соединени  61 зар дного и второго 56 транзисторов второй трехтранзистор- ной последовательной цепочки 7. Выход 62 элемента задержки 26 подклю- .1Q чей к выходу первого инвертора 19, выход которого подключен к входу второго инвертора 20, к второму входу 63 элемента 1 И-ШТИ/НЕ 21 и к затвору первого транзистора 64 второй транзисторной последовательной цепоч- 15 двух -ранзисторной цепочки 13, Выход

с токостабилизирующей нагрузкой 3,. к затвору первого транзистора 40 пер вой тр ехтр анзисторной по следо ва- тельной цепочки 7 и к входу 41 элемента задержки 26. Выход 42 первого дополнительного двухтактного усилител  2 подключен к входу 43 усилите- тел  8 обратной св зи к входу 44 предварительного усилител  24 низкого уровн . Выход 45 усилител  Б обратной св зи подключен к затвору первого транзистора 46 первой трехки 4, инвертирующим входам 47 и 48 соответственно первого 5 и второго 6 двухтактных усилителей, а также к затворам зар дных транзисторов инвертора с токостабилизирующей нагрузкой 3, первой 4 и второй 7 трех транзисторных последовательных цепочек , стоки которых подключены к шине питани  29, Первый накопительный конденсатор 9 включен между точкой соединени  первого 46 и второго 49 транзисторов первой трехтранзис- торной последовательной цепочки 4 и точкой соединени  зар дного транзистора и нагрузочного транзистора 50 инвертора с токостабилизирующей нагрузкой 3.

Выход 51 инвертора с токостабилизирующей нагрузкой 3 соединен с затвором и истоком нагрузочного транзистора 50-, а также стоком переключающего транзистора 52 того же инвертора , исток которого соединен с общей шиной 30 и подключен к повтор ющим входам 53-55 соответственно первого дополнительного двухтактного усилител  2, первого 5 и второго 6 двухтактных усилителей, а также к затворам вторых транзисторов 49 и 56 первой 4 и второй 7 трехтранзистор- ных последовательных цепочек. Перва  двухтранзисторна  цепочка Ш включена между общей шиной 30 и выходом 57 элемента 2 И-ИЛИ/НЕ 21, Втора  двухтранзисторна  цепочка 13 включена между выходами 37 и 42 соответственно согласующего усилител  1 и дополнительного двухтактного усилител  2,

Второй нак опит ель конденсатор 10 включен между, выходом 58 -первого двухтактного усилител  5 и точкой соединени  59 зар дного и второго 49 транзисторов первой трехтранзистор3А5339

ной

тий вклю двух соед тран ной ход .1Q чей выхо втор ду 6 твор - 15 двух

второго инвертора 20 подключен к , третьему входу 63 элемента 2 И-ШТИ-/ НЕ 21 и к затвору второго транзистора 66 второй двухтранзисторной цепочки 13, Четвёртьй вход 67 элемента 2 И-ИЛЧ/НЕ 2I подключен к выходу 68 третьего инвертора 22, Первьй вход 69 элемента 2 И-ШШ/ИЕ 21 под- ключен к входу 70 третьего инвертора 22 и к выходной шине 35, Элемент 2 И-ИЛИ/НЕ 21 и третий инвертор 22 ;включены между шиной, питани  29 и одним из входов 71 третьей двухтран- зисторной цепочки 27, Выход 72 чет- вертого инвертора 23 подключен к затворам транзисторов 73 и 74 третьей двухтранзисторной цепочки 27 и к затвору одного из транзисторов первой двухтранзисторной цепочки 12, затвОр второго транзистора которой подключен к точке 75 соединени  транзисторов 64 и 65 второй двухтранзисторной цепочки 13, Точка 76 соединени  первого и второго транзисторов второй трехтранзисторной последовательной цепочки 7 подключен к стоку п того блокирующего транзистора 18 и к повтор ющему входу 77 второго дополнительнго двухтактного усилите- л  25, инвертирующий вход 78 которого подключен к стоку четвертого блокирующего транзистора 17 и к выходу 79 п.редварительного усилител  низкого уровн  24, Второй дополни- тельньй двухтактньй усилитель 25 включен между шиной 34 высокого уровн  и шиной 33 низкого уровн . Выход 80 второго дополнительного двухтактного усилител  25 подключен к выходной шине 35,

Истоки всех блокирующих транзисторов 14-18, сток коммутирующего транзистора 28 подключены к точке

81 соединени  транзисторов 73 и 74 третьей двухтранзисторной цепочки 27 Сток первого блокирующего транзистора 14 подключен к выходу 42 первого дополнительного двухтактного усилител  2, Сток второго блокирующего транзистора 15 подключен к выходу 51 инвертора с токостабилизирующей нагрузкой 3. Сток третьего блокирующего транзистора 16 подключен к выходу 60 второго двухтактного усилител  6. Исток коммутирующего транзистора 28 подключен к общей шине 30, Затворы всех блокирующих транзисторов 14-18 подключены к выходу 57 элемента 2-И-РШИ/НЕ 2 Г. Второй вход 82 третьей двухтранзисторной цепочки 27 подключен к шине 33 низкого уровн . Вход 83 четвертого инвертора 23 и затвор блокирующего

транзистора 28 подключены к щине блокирующего сигнала 32, .

На фиг,2 позици ми 84-99 обозначены временные диаграммы напр жений в следующих точках устройства: на шине входного сигнала - 84, на выходе согласующего усилител  - 85, на выходе первого дополнительного двухтактного усилител  - 86, на выходе первого инвертора - 87, на выходе второго инвертора - 88, в точке соединени  75 транзисторов второй двухтранзис- торной цепочки -89, на выходе инвертора с токОстабилизирующей нагрузкой - 90, в точке, соединени  первого и второго транзисторов первой трех- транзисторной последовательной цепочки - 91 - на выходе первого двузс- тактного усилител  - 92, в точке соединени  первого и второго транзисторов второй трехтранзисторной последовательной цепочки - 93, на выходе предварительного усилител  низкого уровн  - 94, на выходной шине 95 ,на выходе третьего инвертора 96 ,на шине высокого уровн  - 97, на выходе элемента 2 И-ИЛИ/НЕ 98, в точке 81 соединени  транзисторов и третьей двухтранзисторной цепочки - 99,

Пунктиром по оси времени показа:ны значени  напр жени  на шине 33 низкого уровн .

Устройство функционирует следующим образом.

В соответствии с временной диаграммой фиг,2 во врем  TQ - Т устройство работает в режиме формировани  выходных импульсов; во врем 

- Т,

при коротком замыкании

5

0

5

0

5

0

5

0

выходной щины на высокий уровень напр жени J во врем  Т - T,o - при коротком замыкании шины выходного сигнала на низкий уровень напр жени  , во врем  Т (, - Т,2 - при котором выход устройства внешним сигналом переводитс  в высокоимпедансное состо ние ,

В режиме формировани  выходных импульсов работа устройства осуществл етс  следующим образом.

Во врем  Тд на шине входного сигнала 31 низкий уровень напр жени , следовательно на выходе 37 согласующего усилител  I установитс  высокий уровень напр жени , который установит низкие уровни напр жени  на выходе 51 инвертора 3 с токостабилизирующей нагрузкой и на выходах всех двухтактных усилителей. Высокий уровень напр жени  установитс  на выходе 45 усилител  8 обратной св зи и на выходе 79 предварительного усилител  24 низкого уровн . Е результате на выходе 80 и на выходной шине 35 установитс  уровень напр жени , соответствующий уровню напр жени  на шине 33, В это врем  происходит зар д всех, накопительных конденсаторов до уровн  питающего напр жени . Высокие уровни напр жени  установ тс  на выходе 74 четвертого инвертора 23, па выходе 73 третьего инвертора 22 и на выходе в торс I o инвертора 20, В результате на выходе 57 элемента 2 И-ИЛИ/llE 21 установ тс  уровни  напр жени , равные уровню напр жени  на щине 33 низкого уровн ,. Следовательно , все блокирующие транзисторы закрыты и не блокируют прохождение управл ющих сигналов на входь 77 и 78 второго дополнительного двухтактного усилител  25, I С приходом на входную шину 31

высокого уровн  (врем  Т() на выходе 37 согласующего усилител  1 установитс  низкий уровень напр жени . Причем благодар  зар дам на накопительных конденсаторах 9 и 10 на выходе 51 установитс  уровень напр 55

ПИГ

а на выжени , близкий к 3 Е ходе 76 благодар  зар ду на накопительном конденсаторе 11 установитс  уровень напр жени , близкий к уровню

2 Е,

Формирование на выходе 76

уровн  импульса, близкого к 2 Ещ, позволит: повысить нагрузочную способность устройства. Высокий уровень напр жени  с выхода 42 передаетс  на точку соединени  транзисторов 75 второй двухтранзисторной цепочки 13. В первой двухтранзисторной цепочке 12 оба транзистора открыты, что исключает на выходе 57 элемента 2 И-Ш1И/НЕ 21 формирование высокого

уровн . Когда на выходе первого инверто-ю переключитс  в высокоимпедансное сос- ра 19 устанавливаетс  высокий уровень напр жени , а на выходе второго инвертора 20 - низкий, в точке соединени  транзисторов 75 второй двухтранзисторной цепочки 13 установитс  низкий уровень напр жени  и блокировка выхода 57 на общую шину снимаетс .

15

то ние, исключив протекание тока короткого замыкани  через повтор ющий транзистор второго дополнительного двухтактного усилител  25.

Во врем  Т„ - Т, на шину 32 поступает высокий уровень напр жени , На. выходе- 72 четвертого инвертора 23 установитс  низкий уровень напр жени , что исключит протекание тока через первую двухтранзисторную цепочку 12 и на выходе 57 установитс  высокий уровень напр жени , а истоки всех блокирующих транзисторов ,чёре.з . ключевой транзистор 28 подключатс  25 к общей шине. Высоким .уровнем напр жени  на выходе 57 через блокирующие транзисторы выходы 42, 51, 60, 76 и 79 подключатс  к общей шине 30. Выход 80 переключитс  в высокоимпедансное состо ние. Переключение истоков блокирующих транзисторов в режиме высокоимпедансного состо ни  выхода устройства необходимо дл -случа , когда уровень напр жени  на выходной шине 35 более отрицательный, чем на шине 33 низкого уровн  и разность напр жений превысит пороговое напр - . жение МДП-транзисторов второго дополнительного двухтактного усилител  25, чтобы исключить протекание тока с щины 35 на шины высокого 34 и низкого 33 уровней.

Во врем  Tj - Т 5 на шину входного сигнала 31 поступает высокий уровень напр жени , и устройство устанавливаетс  в исходное состо ние. Во врем  переходного процесса в точке соединени  транзисторов 75 второй . двухтранзисторной цепочки 13 формируетс  импульс, по длительности равный задержке на элементе задержки, который блокирует точку 57 на общую шину.

В дальнейшем работа устройства в этом режиме повтор етс .

Во врем 

ТА Tg шина выходного

сигнала 35 закорочена на высокий уровень напр жени .

Во врем  Т происходит смена уровн  входного сигнала с высокого на низкий. Во врем  смены в точке 75 сформируетс  импульс, которьм блокирует выход 57 элемента 2 И-ИЛИ/НЕ на обшую шину. После окончани  им- пульса в точке 75 на выходе 5.7 эле- мелта 2 И-ИЛИ/НЕ сформируетс  высокий уровень напр жени , все блокирующие транзисторы откроютс  и на выходах 42, 51, 60, 76 и 79 установ тс  уровн  напр жени , равные уровню напр жени  на шине низкого уровн  33, Оба транзистора второго дополнительного двухтактного усилител  25 закроютс , т.е. выход устройства перейдет в высокоимпедансное состо ние, что исключит прохождение тока короткого замыкани  через ключевой транзистор второго дополнительного усилител  25

Во врем  TT - TO шина вькодного сигнала закорочена на низкий уровень напр жени . Во врем  смены входного сигнала на шине входного сигнала 31 с низкого на высокий в точке 75 формируетс  короткий импульс, по длительности равный времени задержки элемента задержки 26, В этом врем  выход 57 элемента 2 И-ИЛИ/НЕ 2I закорочен на общую шину. После окончани  импульса на этом выходе сформируетс  высокий уровень, благодар  чему за- блокируютс  выходы 42, 51, 60, 76 и 79 на шину 33 и выходна  шина 35

ю переключитс  в высокоимпедансное сос-

15

то ние, исключив протекание тока короткого замыкани  через повтор ющий транзистор второго дополнительного двухтактного усилител  25.

Во врем  Т„ - Т, на шину 32 по0

0

5

ступает высокий уровень напр жени , На. выходе- 72 четвертого инвертора 23 установитс  низкий уровень напр жени , что исключит протекание тока через первую двухтранзисторную цепочку 12 и на выходе 57 установитс  высокий уровень напр жени , а истоки всех блокирующих транзисторов ,чёре.з . ключевой транзистор 28 подключатс  5 к общей шине. Высоким .уровнем напр жени  на выходе 57 через блокирующие транзисторы выходы 42, 51, 60, 76 и 79 подключатс  к общей шине 30. Выход 80 переключитс  в высокоимпедансное состо ние. Переключение истоков блокирующих транзисторов в режиме высокоимпедансного состо ни  выхода устройства необходимо дл -случа , когда уровень напр жени  на выходной шине 35 более отрицательный, чем на шине 33 низкого уровн  и разность напр жений превысит пороговое напр - . жение МДП-транзисторов второго дополнительного двухтактного усилител  25, чтобы исключить протекание тока с щины 35 на шины высокого 34 и низкого 33 уровней.

Таким образом, введение блокиров- .ки выхода устройства при подаче g внешнег-о управл ющего сигнала позво- ,л ет в этом режиме на выходную шину 35 подавать сигналы с других устройств.

Наличие блокировки выходного . ,сигнала при коротком замыкании вы- Q ходной шины на высокий или низкий уровень напр жени  позвол ет использовать устройство в случа х, при которых возможны короткие замьжани  выходной.шины, что значительно рас- g шир ет области применени  устройства. Подключение двухтактного усилител  25 к шинам высокого и низкого уровней позвол ет с помощью регулировки этих уровней напр жений регулировать

0

Claims (1)

1. уровни формируемых импульсов, что также расшир ет функциональные возможности устройства, I Формула изобретени 

   Устройство формировани  импульсов на МДП-транзисторах, содержащее инвертор с токостабилизирующей нагрузкой , состо щий из последовательно соединенных переключающегор нагрузочного и зар дного транзисторов, первый и второй двухтактные усилители, первую и вторую трехтранзисторные последовательные цепочки, усилитель обратной св зи, включенные между шиной питани  и общей шиной первый, второй и третий накопительные конденсаторы , выход инвертора с токостабилизирующей нагрузкой,  вл ющийс  точкой соединени  затвора и истока нагрузочного и стока переключающего транзисторов этого инвертора, подключен к повтор ющим входам первого и второго двухтактных усилителей, а также к затворам вторых транзисторов первой и второй трехтранэисторны последовательных цепоче с, первый накопительный конденсатор включен между точкой соединени  первого и второго транзисторов первой трехтранзис- торной последовательной цепочки и точкой соединени  зар дного и нагрузочного транзисторов инвертора с то- костабилизирующей нагрузкой, второй накопительный конденсатор включен между выходом первого двухтактного усилител  и точкой соединени  зар дного и второго транзисторов первой трехтранзисторной последовательной цепочки, третий накопительный конденсатор включен между выходом второго двухтактного усилител  и точкой соединени  истоков зар дного и второго транзисторов второй трехтранзис торной последовательной цепочки, выход усилител  обратной св зи подключен к затворам зар дных транзисторов стоки которых подключены к шине питани , первой и второй трехтранзистор- ных последовательных цепочек и инвертора с токостабилизирующей нагрузкой а также к затвору первого транзистора первой трехтранзисторной последовательной цепочки и к инвертирующим вхо- .дам Первого и второго двухтактных усилителей, отличающеес  тем, что, с целью расширени  функциональных возможностей и

   0

   5

   0

   5

   30

   повышени  надежности, в него допол- нительно введены согласуюпдай усилитель , первый и второй дополнительные двухтактные.усилители, первый , второй, третий и четвертый инверторы, элемент 2 И -ИЛИ/НЕ,предварительный усилитель низкого уровн , перва , втора  и треть  двухтранзис- торные цепочки, злемент задержки, коммутирующей транзистор, первый, второйj третий, четвертый и п тый блокируюшр е транзисторь, причем со- гласуюший усилитель, первый дополнительный двухтактный усилитель, первый , второй и четвертый инверторы, предварительный ус1титель низкого уровн  включены между шиной питани  и обшей шиной, второй дополнительньй двухтактный усилитель включен между шинами высокого и низкого уровней, а его выход подключен к выходной шине , к входу третьего инвертора и к первому входу элемента 2 И-ИЛИ/НЕ, который так же, как и третий инвертор , включен между шиной питани  и одним из входов третьей двухтранзис- торной цепи, второй вход которой подключен к шине низкого уровн , выход согласующего усилител  подключен К входу инвертора с токостабили- зируюшей нагрузкой, к входу элемента задержки, к инвертируюшему входу первого дополнительного двухтактного усилител  и затвору первого транзистора второй трехтранзисторной последовательной цепочки, выход элемента задержки подключен к входу первого инвертора, выход которого подключен к входу второго инвер-тора, к второму входу элемента 2 И-ИЛИ/НЕ и к затвору первого транзистора второй двухтран- зисторной цепочки, затвор второго транзистора которой подключен к выходу второго инвертора и к третьему входу элемента 2 И-ИЛИ/-НЕ, четвертый вход которого подключен к выходу третьего инвертора, перва  двухтранзис- .торна  цепь включена между общей шиной и выходом элемента 2 И-ИЛИ/НЕ, втора  - между выходами согласующего усилител  и первого дополнительного двухтактного усилител , выход эле- чента 2 И-ИЛИ/НЕ подключен к затво-. 55 рам всех блокирующих транзисторов, затворы первого к второго транзисторов первой двухтранзисторной цепочки подключен соответственно к точке соединени  транзисторов второй двух-

   35

   40

   50

   транзисторной цепочки и к выходу четвертого инвертора, подключенного к затворам транзисторов третьей двух транзисторной цепочки, коммутирующий транзистор; включен между точкой соединени  транзисторов третьей двух- транзисторной цепочки и общей шиной а затвор этого транзистора подключен к шине блокирующего сигнала и к входу четвертого инвертора, стоки первого , второго, третьего, п того и четвертого блокирующих транзисторов соответственно подключены к выходу первого дополнительного двухтактного усипител , к выходу инвертора с токо стабилизирующей нагрузкой, к выходу второго двухтактного усилител , к точке соединени  первого и второго

   „ ПП.П

   0

   транзисторов второй трехтранзисторной цепочки и повтор ющего входа второго дополнительного двухтактного усилител , к выходу предварительного усилител  низкого уровн , истоки всех блокирующих транзисторов подключены к точке соединени  транзисторов третьей двухтранзисторной цепочки, а инвертируюпщй вход второго дополнительного двухтактного усилител  подключен к выходу предварительного усилител  низкого уровн , вход которого соединен с входом усилител  обратной св зи и подключен к выходу первого дополнительного двухтактного усилител , а вход согласующего усилител  соединен с шиной входного сигнала .

   ви

   т1ггм1-г№1

   S9

   иииуишшииииь

   г, Гг г, i 4л h г т, k

   - -, - 1,0 fn Т,г Г,1 J)ut.2 Составитель В.Лементуев

   Редактор М.Недолуженко Техред М.ДвДык

   Заказ 4931/54Тираж 900Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д, 4/5

   Производственно-полиграфическое предпри т-ие, г. Ужгород, ул. Проектна , 4.

   Корректор Л.Патай