SU1332299A1 - Способ стабилизации выходных напр жений N-канального источника питани - Google Patents

Способ стабилизации выходных напр жений N-канального источника питани Download PDF

Info

Publication number
SU1332299A1
SU1332299A1 SU863956380A SU3956380A SU1332299A1 SU 1332299 A1 SU1332299 A1 SU 1332299A1 SU 863956380 A SU863956380 A SU 863956380A SU 3956380 A SU3956380 A SU 3956380A SU 1332299 A1 SU1332299 A1 SU 1332299A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output voltages
output
converter
voltage
deviations
Prior art date
Application number
SU863956380A
Other languages
English (en)
Inventor
Валерий Алексеевич Калуженский
Андрей Николаевич Фролов
Original Assignee
Предприятие П/Я В-8835
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8835 filed Critical Предприятие П/Я В-8835
Priority to SU863956380A priority Critical patent/SU1332299A1/ru
Application granted granted Critical
Publication of SU1332299A1 publication Critical patent/SU1332299A1/ru

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

Изобретение относитс  к электротехнике , в частности к источникам вторичного электропитани  систем автоматики и телемеханики. Цель изобретени  - повышение качества стабилизации . Способ основан на компенсационном управлении общим регулирующим органом - преобразователем 1. Выходные напр жени  подвергают врем импуль- сному преобразованию в преобразователе 7 напр жение - длительность импульса . Отклонени  выходных напр жений от номинальных значений определ ют путем последовательного сравнени  по длительности синхроимпульсов, вырабатываемых блоком 14 опорных частот , с импульсами, характеризующими выходные напр жени , в компараторе 8. Результаты сравнени  преобразуют в цифровые коды блоком 9 формировани  кодов. В конечном счете с помощью запоминающего блока 11 и компаратора 8- вы вл ют канал с максимальным в текущем цикле значением кода и используют его отклонение дл  выработки сигнала управлени  преобразователем 1 в течение последующего цикла. Стабильность выходных напр жений повышаетс  за счет осуществлени  не поочередного , а выборочного подключени  цепи обратной св зи к тому или иному каналу, характеризующемус  в текущий интервал времени наибольшим отклонением выходного напр жени . 2 нл. (Л оо оо to ю со QO

Description

Изобретение относитс  к электротехнике и предназначено дл  исполь зовани  при реализации вторичного электропитани  систем автоматики, телемеханики, передачи и приема и н- формации.
Цель изобретени  - повышение качества стабилизации.
На фиг.1 представлена функциональ- на  схема устройства, реализующего предлагаемый способ стабилизации выходных напр жений N-канального источника питани ; на фиг.2 - временные диаграммы сигналов, по сн ющие про- цесс стабилизации.
Устройство содержит регулирующий
преобразователь 1 (фиг.1) напр жени  нагруженный на трансформатор 2. Выход последнего подключен к входу бло- ка 3 выпр мителей и фильтров, выходы которого соединены с выводами дл  подключени  соответствующих нагрузок 4.1-4.N. Кажда  из нагрузок подключена также к соответствуювщм сиг- нальным входам коммутаторов 5 и 6. Выход коммутатора 5 соединен с первым входом преобразовател  7 Напр жение длительность импульса, выход которого подключен к первому входу компарат тора 8. Выход компаратора 8 соединен с первым входом блока 9 формировани  кодов, первый выход которого соединен с входом преобразовател  10 кодов. Выход преобразовател  10 кодов под- ключен к первому входу запоминающего блока 11, выхо( которого соединен с управл ющим входом коммутатора 6..Выход коммутатора 6 подключен к первому входу блока 12 управлени , выход которого соединен с входом преобразовател  1. Первый вход формировател  13 команд (счетчика-делител ) соединен с вторым выходом блока 9 формировани  кодов. Блок 14 опорных.частот первым, вторым, третьим, четвертым и п тьм выходами подключен соответственно к второму входу блока 12 управлени , управл ющему входу коммутатора 5, BTOiM jM входам преобразовател  7 Напр жение - длительность импульса и компаратора 8, второму входу блока 9 формировани  кодов, второму входу формировател  13 команд. Первый и второй выходы формировател  13 команд соединены соответственно с вторым входом запоминающего блока 11 и третьим входом блока 9 формировани  кодов.
Устройство работает следующим образом .
С выхода преобразовател  1 высокочастотное переменное напр жение через трансформатор 2 поступает на блок 3 выпр мителей и фльтров, вьшр мл етс  и сглаживаетс , и питает нагрузки 4.1-4.N. Работа преобразовател  1 осуществл етс  от блока,12 управлени , на первый вход которого через коммутатор 6 подключаетс  та из нагрузок, напр жение на которой максимально отклонилось от своего номинального значени  . На второй вход блока 12 управлени  с первого выхода блока 14 опорных частот поступают импульсы частоты , на которой работает преобразователь 1. Вьтр мленные напр жени  подвод тс  также к входам коммутатора 5 и сигналами с второго выхода блока 14 опорных частот поочередно подклю- чаютс  к преобразователю 7 Напр жение-длительность импульса. Например в момент времени t к преобразователю 7 Напр жение длительность импульса подключаетс  напр жение нагрузки 4.1 и по сигналу синхроимпульса U,,4j (фиг.2а) с третьего вькода блока 14 опорных частот начинаетс  преобразование его в длительность импульса. Дл.ительность синхроимпульса J заканчивающегос  в момент tjr , пропорциональна номинальному значению напр жени  на каждой из нагрузок 4.4.N. В момент времени t на выходе преобразовател  7 Напр жение - длительность импульса заканчиваетс  формирование импульса U (фиг.2б), длительность которого пропорциональна напр жению на нагрузке 4. 1 .
С выхода преобразовател  7 Напр жение - длительность импульса данный импульс и синхроимпульс U с третьего выхода блока 14 опорных частот поступают на входы компаратора 8. На выходе последнего формируетс  импульс Ug (фиг.2в), длительность которого пропорциональна отклонению напр жени  на нагрузке 4.1 от номинального значени . Этот импульс поступает на первый вход блока 9 формировани  кодов и разрешает его работу К второму входу блока 9 формировани  кодов с четвертого выхода блока 14 опорных частот подвод тс  импульсы заполнени  U (фиг.2г) высокой частоты . Длительность импульса Ug с выхода компаратора 8 определ ет врем  работы блока 9 формировани  кодов, а также количество обработанных импульсов (фиг,2д) высокой частоты в его промежуточных цел х, которое формирует на выходе блока 9 М- разр дный двоичный код Uq (фиг.2е), например 0010. Числовое значение М- разр дного двоичного кода соответст- зует величине отклонени  напр жени  на нагрузке 4.1 от номинального значени . По окончании импульса Uj с выхода компаратора 8 это числовое значение запоминаетс  блоком 9 форми- ровани  кодов и в момент времени, t по второму сигналу с второго выхода блока 14 опорных частот коммутатор 5 подключает к преобразователю 7 Напр жение-длительность импульса на- пр жение нагрузки 4.2, которое таким же образом преобразуетс  в другой М- разр диый двоичньй код и запоминаетс . Аналогично происходит преобразование всех остальных напр жений в М- разр дные кодовые комбинации с их последующим запоминанием.
Все М-разр дные кодовые комбинации поступают на вход преобразовател  10
кодов, который из них формирует на
выходе одну Р-разр дную кодовую комбинацию . В момент времениt. (фиг.2в заканчиваетс  формирование последней М-разр дной кодовой комбинации и с второго выхода блока 9 формировани  кодов на первый вход формировател  13 команд поступает сигнал на разрешение его работы. К. второму входу формировател  13 команд с п того выхода блока 14 опорных частот подвод т с  импульсы высокой частоты. На первом выходе формировател  13 команд формируетс  первый сигнал и(фиг.2ж) управл и , который поступает на второй вход запоминающего блока 1I и стирает Р-разр дн кодовую комбинацию , записанную в предыдущем цикле. Второй сигнал и 5 |;фиг.2з) управлени , также поступающий на второй вход запоминающего блока П с первого выхода формировател  13 команд, производит запись вновь сформированной на выходе преобразовател  10 кодов Р-разр дной кодовой комбинации и передачу ее на управл ющий вход коммутатора 6, кото- рый и подключает соответствующую нагрузку (в данном случае 4.1) к блоку 12 управлени . Последний формирует
o 5
Q
д ,, -
5
5
импульс управлени  преобразователем 1, который приводит напр жение на этой нагрузке к своему номинальному значению. Третий сигнал Ujj {фиг.2и) управлени  с второго выхода формировател  13 команд поступает на третий вход блока 9 формировани  кодов и стирает все М-разр дные кодовые комбинации . Одновременно этим же сигналом производитс  самоблокировка формировател  13 команд, котора  продолжаетс  до окончани  формировани  последней М-разр дной кодовой комбинации в следующем цикле.
Поскольку в данном случае нагрузки 4.1-4.N подключаютс  к цепи обратной св зи преобразовател  1 выборочно , с учетом величины отклонени  выходных напр жений в отдельных каналах , общее качество стабилизации напр жений оказЕашаетс  повьшенным. Одновременно снижаетс  уровень создаваемых радиопомех, так как при пополнении энергии фильтров мгновенные значени  токов не  вл ютс  значительными .
Формула- изобретени 
Способ стабилизации выходных напр жений N-канального источника питани , основанный на компенсационном управлении общим регулирующим органом с выработкой дискретных сигналов управлени  по отклонени м выходных напр жений отдельных питающих каналов от номинальных значений, формировании синхроимпульсов и циклическом врем импульеном преобразовании N выходных напр жений, отличающийс  тем, что, с целью повыще- ни  качества стабилизации, определ ют величины отклонений в№содньгк напр жений путем последовательного сравнени  по длительности синхроимпульсов с импульсами, характеризующими выходные напр жени , преобразуют результаты сравнени  в цифровые коды, запоминают кодовые значени  отклонений до окончани  каждого цикла сравнени ,вы вл5пот канал с максимальным в текущем цикле значением кода и используют его отклонение дл  выработки сигнала управлени  регулирующим органом в течение последующего цикла.

Claims (1)

  1. Формула- изобретения
    Способ стабилизации выходных напряжений N-канального источника питания, основанный на компенсационном управлении общим регулирующим органом с выработкой дискретных сигналов управления по отклонениям выходных напряжений отдельных питающих каналов от номинальных значений, формировании синхроимпульсов и циклическом времяимпульеном преобразовании N выходных напряжений, отличающийся тем, что, с целью повышения качества стабилизации, определяют величины отклонений выходных напряжений путем последовательного сравнения по длительности синхроимпульсов с импульсами, характеризующими выходные напряжения, преобразуют результаты сравнения в цифровые коды, запоминают кодовые значения отклонений до окончания каждого цикла сравнения,выявляют канал с максимальным в текущем цикле значением кода и используют его отклонение для выработки сигнала управления регулирующим органом в течение последующего цикла.
    — --.......J t if Ϊ2 |ί» 1 Г t 1 п п п t Till НИИ ШИНН IIIIIIIII IIIIIIIII t ин III II ш t . пп II II п J п _ __ 1 J г4 Г ! л
SU863956380A 1986-09-25 1986-09-25 Способ стабилизации выходных напр жений N-канального источника питани SU1332299A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU863956380A SU1332299A1 (ru) 1986-09-25 1986-09-25 Способ стабилизации выходных напр жений N-канального источника питани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU863956380A SU1332299A1 (ru) 1986-09-25 1986-09-25 Способ стабилизации выходных напр жений N-канального источника питани

Publications (1)

Publication Number Publication Date
SU1332299A1 true SU1332299A1 (ru) 1987-08-23

Family

ID=21198375

Family Applications (1)

Application Number Title Priority Date Filing Date
SU863956380A SU1332299A1 (ru) 1986-09-25 1986-09-25 Способ стабилизации выходных напр жений N-канального источника питани

Country Status (1)

Country Link
SU (1) SU1332299A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 736067, кл. G 05 F 1/577, 1977. Авторское свидетельство СССР 857951, кл. Н 02 М 3/337, 1979. *

Similar Documents

Publication Publication Date Title
GB1214800A (en) A circuit for producing a pulse train of variable phase angle synchronous with an a.c. signal
US4199807A (en) Regulated power supply apparatus
SU1332299A1 (ru) Способ стабилизации выходных напр жений N-канального источника питани
US3412315A (en) Load responsive converter
SU1220074A1 (ru) Регулируемый преобразователь напр жени
SU1434416A1 (ru) Импульсный регул тор мощности переменного тока
SU1307517A1 (ru) Преобразователь переменного напр жени в посто нное
SU1072221A1 (ru) Автономный инвертор
SU1206915A1 (ru) Устройство дл поочередного управлени параллельно соединенными тиристорами
SU1193764A1 (ru) Умножитель частоты
RU1795533C (ru) Мостовой инвертор
SU1501213A1 (ru) Регул тор реактивной мощности
SU692064A1 (ru) Устройство дл управлени многопульсным выпр мителем
SU1274095A1 (ru) Устройство дл управлени автономным инвертором напр жени
SU1386973A1 (ru) Калибратор переменного напр жени
SU1399867A1 (ru) Источник вторичного электропитани посто нного напр жени
SU1317694A1 (ru) Устройство дл компенсации индукционной установки
SU1148083A1 (ru) Способ управлени тиристорным преобразователем
SU875562A1 (ru) Преобразователь посто нного напр жени в переменное ступенчатое
SU1229931A1 (ru) Устройство дл управлени автономным инвертором напр жени со слежением
SU1347076A1 (ru) Многоканальный стабилизирующий источник питани
SU1334310A1 (ru) Устройство дл управлени транзисторами двухтактного преобразовател
SU1624634A1 (ru) Устройство дл управлени мостовым инвертором
SU1554096A1 (ru) Мостовой инвертор
SU1598223A1 (ru) Устройство дл компенсации реактивной мощности индукционной установки