SU1325674A1 - Формирователь импульсов - Google Patents

Abstract

Изобретение может быть использовано в схемах цифровой автоматики. Цель изобретени  - повьшение стабильности длительности формируемых импульсов и -расширение функциональных возможностей устройства. Формирователь содержит RS-триггер I, компаратор 2, регистры 3 и 5 и конденсатор 4. В устройство введен резистор 7, величина которого ограничиваетс  только входным током компаратора 2, кото- рьй обычно в несколько раз меньше обратного тока диода. Это позвол ет формировать импульсы большей стабильности и длительности. 2 ил.

Description

Фиг.1

Изобретение относитс  к импульсной технике и может быть использовано в схемах цифровой автоматики.

Цель изобретени  - повьппение стабильности длительности формируемых импульсов и расширение функциональных возможностей за счет обеспечени  независимой регулировки длительности выходных импульсов

IIIII

(фиг. 2,в, интервал ,). На выходе компаратора 2 при этом поддерживаетс  уровень логической (фиг. 2,г, интервал ) ,

J5

триггер 1, происходит скачкообразно , поскольку на выходе компаратора 2 в этот момент сохран етс  уровень логической I (фиг. 2,г, моментt), который не преп тствует их переключению . Уровень сигнала на выходе компаратора 2 в этот момент сохран етс  высоким за счет того, что на

Входной импульс уровн  логического нул , поступающий на входную шину 6 9 устанавливает на пр мом выходе триггера 1 уровень логической , а на инверсном выходе уровень логиНа фиг. 1 представлена электричес-10 ческого О (фиг. 2,6, момент t). ка  принципиальна  схема устройства; Переключение элементов, образующих на фиг. 2 временные Диаграммы ее работы.

Формирователь импульсов содержит RS-триггер 1, компаратор 2 и врем - задающую цепь на резисторе 3 и конденсаторе А, точка соединени  первого вывода первого резистора 3 и первой обкладки конденсатора А соединена с инвертирующим входом компарато- 20 его инвертирующем входе потенциал ни- ра 2, втора  обкладка конденсатора же потенциала на неинвертирующем вхо- А подключена к инверсному выходу де, так как в момент переключени  триггера 1 и первому выводу второго триггера 1 на инвертирующем входе резистора 5, выход компаратора 2 сое- потенциал за счет конденсатора А скач- динен с R-входом RS-триггера 1, вход 5 кообразно понижаетс  на величину уров- которого соединен с входной шиной 6, третий резистор 7, первый вывод которого подключен к неинвертирующему входу компаратора 2 и второму выводу второго резистора 5 второй вывод ЗО третьего резистора 7 соединен с общей шиной, пр мой выход RS-триггера 1 подключен к второму выводу первого резистора 3, выход компаратора 2 и инверсный выход RS-триггера 1 подклю-. го же логического элемента триггера

н  логической 1, а на неинвертирующем входе - до уровн  близкого к потенциалу общей шины, вследствие того, что потенциал уровн  логического О делитс  резистивным делителем на элементах 5 и 6 (фиг.. 2,в, момент t ), при этом, поскольку понижение потенциЕШОв на входах компаратора 2 вызвано переключением одного и точены к выходным щинам 8 и 9.

Формирователь импульсов работает следующим образом.

В исходном состо нии на триггера 1 (на шину 6) подаетс  уровень логической I (фиг. 2,а, ин1 , то в этот момент кривые потенциалов не пер€; секаютс , вследствие чего на выходе компаратора 2 надежно поддерживаетс  уровень логической 1, jjg После переключени  триггера 1 конденсатор А начинает перезар жатьс  по цепи: плюс источника питани  триггера 1, выходное сопротивление пр мого выхода триггера I (на пр мом выхо1 , то в этот момент кривые потенциалов не пер€; секаютс , вследствие чего на выходе компаратора 2 надежно поддерживаетс  уровень логической 1 jjg После переключени  триггера 1 кон денсатор А начинает перезар жатьс  по цепи: плюс источника питани  триг гера 1, выходное сопротивление пр мо го выхода триггера I (на пр мом выхо

тервал tg-t ). При этом на пр мом выходе триггера 1 устанавливаетс  уровень логического О, а на инверсном - уровень логической 1 (фиг.2,6(5 Д триггера в этот интервал време- интервал t -t). Конденсатор А зар - ни - уровень логической 1), резисжен до потенциала уровн  логической 1 по цепи: плюс источника питани  триггера 1, выходное сопротивление инверсного выхода его, резистор 3, выходное сопротивление пр мого плеча триггера 1, минус источника питани  триггера 1, при етом на инвертирующем входе компаратора 2 поддерживаетс  уровень логического О, а на неинвертирующем - положительный потенциал , определ емый резистивным делите- лем на резисторах 5 и 6, на вход КОТОРОГО поступает уровень логической

50

тор 3, выходное сопротивление инверс ного выхода триггера 1 (на инверсном выходе триггера - уровень логического О), минус источника питани  триггера 1. При этом на выходе компа ратора 2 сохран етс  уровень логичес кой Г (фиг. 2,г, интервал ). Этот процесс продолжаетс  до тех сг пор, пока потенциал на инвертирующем входе компаратора 2 не повьщгаетс  до уровн  потенциала на неинвертирующем входе (фиг. 2,в, момент t). Поскольку при этом потенциал на не

74

IIIII

(фиг. 2,в, интервал ,). На выходе компаратора 2 при этом поддерживаетс  уровень логической (фиг. 2,г, интервал ) ,

триггер 1, происходит скачкообразно , поскольку на выходе компаратора 2 в этот момент сохран етс  уровень логической I (фиг. 2,г, моментt), который не преп тствует их переключению . Уровень сигнала на выходе компаратора 2 в этот момент сохран етс  высоким за счет того, что на

ческого О (фиг. 2,6, момент t). Переключение элементов, образующих

его инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключени  триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач кообразно понижаетс  на величину уров го же логического элемента триггера

его инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключени  триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач- кообразно понижаетс  на величину уров- го же логического элемента триггера

н  логической 1, а на неинвертирующем входе - до уровн  близкого к потенциалу общей шины, вследствие того, что потенциал уровн  логического О делитс  резистивным делителем на элементах 5 и 6 (фиг.. 2,в, момент t ), при этом, поскольку понижение потенциЕШОв на входах компаратора 2 вызвано переключением одного и тоего инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключени  триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач- кообразно понижаетс  на величину уров- го же логического элемента триггера

1, то в этот момент кривые потенциалов не пер€; секаютс , вследствие чего на выходе компаратора 2 надежно поддерживаетс  уровень логической 1, После переключени  триггера 1 конденсатор А начинает перезар жатьс  по цепи: плюс источника питани  триггера 1, выходное сопротивление пр мого выхода триггера I (на пр мом выхоД триггера в этот интервал време- ни - уровень логической 1), резисД триггера в этот интервал време- ни - уровень логической 1), резис

тор 3, выходное сопротивление инверсного выхода триггера 1 (на инверсном выходе триггера - уровень логического О), минус источника питани  триггера 1. При этом на выходе компаратора 2 сохран етс  уровень логической Г (фиг. 2,г, интервал ). Этот процесс продолжаетс  до тех пор, пока потенциал на инвертирующем входе компаратора 2 не повьщгаетс  до уровн  потенциала на неинвертирующем входе (фиг. 2,в, момент t). Поскольку при этом потенциал на неинвертирующем входе удерживаетс  близким к потенциалу общей шины, а на инвертирующем стремитс  к потенциалу уровн  логической 1, то с этого момента начинает понижатьс  потенциал на выходе компаратора 2 (фиг. 2,г, момент t), т.е. на выходной шине 8. Как только начнет по вл тьс  логическа  1 на инверсном выходе триггера 1, замыкаетс  положительна  обратна  св зь с его выхода на инвертирующий вход компаратора 2. При этом логический элемент триггера 1 и компаратор 2 образуют триггерную структуру, котора  скачкообразно переходит в положение, при котором на инверсном выходе триггера 1 устанавливаетс  уровень логической 1, а на выходе компаратора 2 - уровень логического О (фиг.2,б г, момент tg). На этом формирование на шине 9 первого выходного импульса заканчиваетс .

В момент формировани  выходного импульса на выходной шине 9 скачок напр жени  до уровн  логической I на инверсном выходе триггера 1, через конденсатор 4 передаетс  на инвертирующий вход компаратора 2 (фиг. 2,в, момент t,,) ,на инвертирующем входе которого устанавливаетс  положительный потенциал (фиг.2,в,момент tj) с выхода резистивного делител  при уровне логической 1 на его входе. По окончании опрокидывани триггера 1.наступает процесс восстановлени , при котором конденсатор 4 зар лсаетс  по цепи: плюс источника питани  триггера 1, выходное сопротивление инверсного выхода триггера

1(на инверсном выходе триггера - уровень логической 1), резистор 3, выходное сопротивление пр мого -выход триггера 1, минус источника питани  триггера 1. В процессе восстановлени потенциал на инвертирующем входа компаратора 2 понижаетс  от уровн  логической 1 до потенциала уровн  логического О на пр мом вЕ)Гходе триггера 1 (фиг. 2,в, интервал tg-ц).

На неинвертирующем входе компаратора

2в процессе восстановлени  поддерживаетс  потенциал уровн  логической 1, уменьшенный в число раз, определ емое резистивным делите лем, (фиг. 2,в, интервал t2-t).no мере зар да конденсатора 4 уменьшаетс 

,

325674

зар дный ток через резистор 3, вследствие чего понижаетс  потенциал на инвертирующем 1входе компаратора 2. В момент, когда потенциал на этом входе станет ниже потенциала на неинвертирующем входе (фиг. 2,в, момент t-), на выходе компаратора 2 устана10

15

20

25

вливаетс  уровень логической 1 (фиг. 2,г, момент t-).. Этим моментом заканчиваетс  формирование импульса на выходной шине 8,

В предложенном устройстве величина резистора 3 ограничиваетс  только входным током компаратора 2, который обычно в несколько раз меньше обратного тока диода, что позвол ет формировать импульсы большей стабильности и длительности по сравнению с известным устройством, врем задающа  цепь которого содержит диод.

В предложенном устройстве длительность импульса на выходе 9 регулиру - етс  независимо от длительности импульса на выходной шине 8 за счет выбора коэффициента делени  делител .

Claims (1)

1. Формула изобретени 

   Формирователь импульсов, содержащий RS-триггер, компаратор и врем - задающую цеп-ь на резисторе и конденсаторе , точка соединени  первого вывода первого резистора и первой обкладки конденсатора соединена с инвертирующим входом компаратора, втора  обкладка конденсатора подключена к инверсному выходу RS-триггера и первому выводу второго резистора,выход компаратора соединен с R входом КЗ-триггера, S вход которого соединен с входной шиной, отличающий- с   тем, что, с целью повьш1ени  стабильности длительности формируемых импульсов и расширени  функциональных возможностей за счет обеспечени  независимой регулировки длительности выходных импульс ов, в него введен третий резистор, первый выход которого подключен к неинвертирующему входу компаратора и второму выводу второго резистора, второй вывод третьего резистора соединен с общей шиной, пр мой выход RS-триггера подключен к второму выводу первого резистора,- выход компаратора и инверсный выход RS-триггера подключены к выходным шинам.

   Редактор Г.Гербер

   Составитель В,Чижиков Техред А.Кравчук

   Заказ 3123/54 Тираж 901Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий . 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4

   -з

   « t, t,

   Корректор А.Зимокосбв