SU1325374A1 - Устройство дл автоматического измерени девиации частоты - Google Patents

Abstract

Изобретение предназначено дл  непосредственного измерени  девиации частоты ЧМ-сигналов. Цель изобретени  - расширение области применени  за счет обеспечени  возможности измерени  девиации частоты при произвольном законе модул ции. Устройство включает в себ  широкополосный частотный детектор, схему оценки величины девиации частоты по выходному сигналу частотного детектора и цепь автоматической настройки по несущей входного сигнала. В основу работы устройства положен принцип измерени  размаха продетектированного входного сигнала при известной крутизне дискриминационной характеристики частотного детектора. 1 ил.

Description

Изобретение относитс  к радиотехнике и может быть использовано дл  непосредственного измерени  девиации частоты ЧМ-сигналов при произвольном законе модул ции.

Цель изобретени  - расширение области применений за счет обеспечени  возможности измерени  девиации частоты при произвольном законе модул ции

На чертеже представлена функциональна  схема предлагаемого устройства .

Устройство дл  автомат гческого измерени  девиации частоты содержит i первый сумматор 1, первый блок 2 вычитани , регулируемый фазовращатель 3, линию 4 задержки, амплитудные детекторы 5 и 6, второй сумматор 7, второй блок 8 вычитани , конденсатор 9, пиковые детекторы 10 и П, третий сумматор 12, третий блок 13 вычитани , делитель 14, индикатор 15, четвертый сумматор 16, первый 17 и второй 18 фильтры, усилитель 19, интегратор 20, пороговый элемент 21 и ждущий мультивибратор 22.

Устройство работает следующим образом

Первый сумматор 1, первый 2 и второй 8 блоки вычитани , лини  4 задержки, регулируемый фазовращатель 3 и амплитудные дете сторы 5 и 6 образуют щирокбполосный частотный детекто р , дискриминационна  характеристика которого описываетс  выражением

и,Ы -A(|cos(- 2-- l

U)t

8

(-f- )|). где и (со) А W

Ч напр жение на выходе второго блока 8 вычитани ; посто нна ;

углова  частота входного сигнала;

величина задержки, вносима  линией 4 задержки; угол сдвига фаз, вносимый регулируемым фазовращателем 3.

Дискриминационна  характеристика  вл етс  периодической и состоит из участков с положительной и отрицателной крутизной.

На выходе второго сумматора 7 имеем сигнал

wt

2

и,Ы - А(|со5(- 5-- Ч)

(

Wt 2

+ Cf

Максимальное значение этого сигна- ла равно V2 А. В основу работы устройства положен принцип измерени  размаха продетектированного сигнала при известной крутизне дискриминационной характеристики.

Девиацию частоты при этом определ ют как

4Wc dUj/S,

где Гц - крутизна дискримина- ционной характеристики;

4Ug - размах напр жени  на выходе второго блока 8 вычитани .

Конденсатор 9 выдел ет переменную составл ющую напр жени  на выходе второго блока 8 вычитани , а пиковые детекторы 10 и 11 вьщел ют соответственно максимальное положительное и отрицательное пиковые значени  этого напр жени  U и 1)1 которые поступают на третий блок 13 вычитани , выходное напр жение которого поэтому равно и,, flUg Up, - и„. Крутизна дискриминационной характеристики в точке перехода через ноль равна

- .1.

Лы ТГ

S

,w l/T,

где йш - рассто ние между двум  соседними максимума дискриминационной характеристики;

К 1,11- поправочный коэффициент,

учитьгеающий нелинейность дискриминационной характеристики.

Использу  полученное выражение дл  крутизны дискриминационной характеристики в ранее указанном выражении дл  девиации частоты, получают дл  последней выражение

С л / (К l -Т ) ,

с

где С - константа, завис ща  от значени  величины задержки Т в линии 4 задержки.

Операци  делени  l-lji/A V2 выполн етс  делителем 14, на первый вход которого поступает напр жение 1) с выхода третьего блока I3 вычитани , а на второй вход делител  - напр жение с выхода второго сумматора 7, равное V2- Л.

Таким образом, на выходе делител  14 получают напр жение, пропорциональное искомой девиации частоты входного сигнала, которое измер етс  индикатором 15, отградуированным в единицах девиации частоты.

Цепь автоматической настройки, состо ща  из первого 17 и второго 18 фильтров, третьего 12 и четвертого 16 сумматоров, усипител  19, интегратора 20, порогового элемента 21 и ждущего мультивибратора 22, обеспечивает настройку на несуггую частоту входного сигнала таким образом, чтобы она (частота ) совпадала с точкой перехода через нуль дискриминационной характеристики частотного детектора. Этим достигают максимально возможной дл  данного устройства точности измерений. На четвертом сумматоре 16 следует суммировать сигнал, поступающий с выхода третьего сумматора 12, с весом 0,5.

Claims (1)

1. Формула изобретени 

   Устройство дл  автоматического измерени  девиации частоты, содержащее линию задержки и регулируемый фазовращатель, входы которых соединены с входом устройства, интегратор, блок вычитани , усилитель, два амплитудных детектора, два пиковых детектора и индикатор, отличающе- е -с   тем, что, с целью расщирени  области применени  за счет обеспече

   ни  возможности измерени  девиации частоты при произвольном законе модул ции , в него введены четыре суммА-( тора, два блока вычитани , конденсатор , два фильтра, делитель, пороговый элемент и ждущий мультивибратор, причем первые входы первого сумматора и первого блока вычитани  соединены с выходом регулируемого фазовращател , вторые входы - с выходом линии задержки, а их выходы соответственно через первый и второй амплитудные детекторы соединены с входами

   второго сумматора и второго блока вычитани , выход которого через конденсатор соединен с входами обоих пиковых детекторов, выходы которых соединены с входами третьего сумматора и третьего блока вычитани , выход которого через делитель соединен с индикатором, выход третьего сумматора соединен с первым входом четвертого сумматора, а выход второго блока

   вычитани  через первый фильтр соединен с вторым входом четвертого сумматора , выход которого через последовательно включенные второй фильтр, усилитель и интегратор соединен с управл ющим входом регулируемого фазовращател  и входом порогового элемента, выход которого через ждущий мультивибратор соединен с установочным входом интегратора, выход второго сумматора соединен с управл ющим входом делител .