SU1322487A1 - Устройство дл прогнозировани состо ни канала св зи - Google Patents

Abstract

Изобретение относитс  к электросв зи и обеспечивает сокращение времени прогнозировани . Устр-во содер- жит формирователь (Ф) сигнала текущей оценки 1, дискриминатор зон значений оценки 2, Ф 3 временных интервалов , счетчик 4 временных интервалов , коммутатор 5, блоки 6 и 7 вычислени , блоки 8 и 9 сложени , блоки 10 и П пам ти, блок 12 делени , блок 13 сравнени , датчик 14 пороговых сигналов, Ф 15 сигналов сброса, блок 16 индикации, Ф 17 порога усечени  и блок 18 изменени  пороговых сигналов. 3 з.п.ф-лы, 4 ил.

Description

Изобретение относитс  к электросв зи и может быть использовано дл  прогнозировани  качества канала св зи в процессе его текущего контрол .

Цель изобретени  - сокращение времени.

На фиг.1 представлена электрическа  функциональна  схема устройства дл  прогнозировани  состо ни  канала

св зи; на фиг.2 - электрическа  функ- Овременных интервалов, классифицирует

циональна  схема формировател  поро-состо ние канала св зи, вырабатьша 

га усечени ; на фиг.З - электричес-текущую оценку качества канала св ка  функциональна  схема блока вычис-зи за истекший п-й интервал измерелени  порога усечени ; на фиг.4 -ни  в довичной системе оценок (Нор 5ма (Н), Авари  (А). Дискриминатор

электрическа  функциональна  схема блока вычислени  среднеквадратичного отклонени ,

Устройство дл  прогнозировани  состо ни  канала св зи (фиг.1) содержит формирователь 1 сигнала текущей 20 ному числу ошибок (при оценке А) и оценки, дискриминатор 2 зон значений при отсутствии ошибок (оценка Н)

2 зон значений оценки раздел ет возможное число ошибок за интервал времени Ти при оценке Н (А) на га зон (т 10), при этом максимально возмож

оценки, формирователь 3 временных интервалов, счетчик 4 временных интервалов, коммутатор 5, первый и второй блоки 6 и 7 вычислений, первый и второй блоки 8 и 9 сложени , первый и второй блоки 10 и 11 пам ти блок 12 делени , блок 13 сравнени , датчик 14 пороговых сигналов, формирователь 15 сигналов сброса, блок 16 индикации, формирователь 17 порога усечени  и блок 18 изменени  пороговых сигналов.

Формирователь 17 порога усечени  (фИг.2) содержит первый, второй и третий элементы И 19 - 21, первый, . второй и третий блоки 22 - 24 пам ти блок 25 вьиитани, блок 26 сравнени , блок 27 в ычислени  порога усечени  и блок 28 делени .

Блок 27 вычислени  порога усечени ( фиг.З) содержит первый, второй и третий сумматоры 29 - 31 , первый и второй умножители 32 и 33, первый и второй блоки 34 и 35 пам ти, блок 36 вычитани , первый, второй и третий блоки 37-39 делени  и блок 40 вычислени  среднеквадраткч;ного отклонени  .

Блок 40 вычислени  среднеквадратичного отклонени  (фиг„4) содержит первый , второй, третий, четвертый и п тый сумматоры 41 - 45, первый, вто

рой, третий и четвертый умножители 46 - 49 и первьй, второй, третий, четвертый и п тый блоки 50-54 делени .

224872

Устройство (фиг„1) работает следующим образом.

Сигнал Ошибка поступает на входы формировател  1 сигнала теку- 5 щей оценки и дискриминатора 2 зон значений оценки. Формирователь 1 сигнала текущей оценки просчитьтает ошибки в течение интервала измерени  (т ), задаваемого формирователем 3

ному числу ошибок (при оценке А) и при отсутствии ошибок (оценка Н)

2 зон значений оценки раздел ет возможное число ошибок за интервал времени Ти при оценке Н (А) на га зон (т 10), при этом максимально возможприсваиваетс  неивысший номер зоны

К.

промежуточным зонам присваивают

с  номера K (j l ,m). Счетчик 4 временных интервалов осуществл ет подсчет количества наблюдаемых интервалов времени и вьщает сигнал о номере временного интервала на формирователь 17 порога усечени . Коммутатор 5 в со-

ответствии с поступающим на него сигналом Норма или Авари  обеспечивает подключение сигнала о номере зоны соответственно на вход первого блока 6 вычислени  или на вход вторс

го блока 7 вычислени , где на основе сигнала о номере зоны K.(,m), об- щего числа зон m и максимального числа п

г(п

микс «акс

Р.,,) производитс  построение приращений лР|(п) или 4F. (п) эмпирических интегральных / функций распределени  исправного и аварийного состо ни  канала св зи на п-м интервале наблюдени 

,р(,) . -- itL-M-; макс

4F,(n) - - 1- jN-rr ((i.C

В первом и втором блоках 8 и 9 сложени  производитс , суммирование значений приращений дРц (п) и ЛГд(п) с соответствующими значени ми эмпирической интегральной функции распре- делени , вычисленной за (п-1) временных интервалов 1 Гн(п-1) и Fy,(n-l), которые поступают с выходов первого и второго блоков 10 и 11 пам ти.

Р„(п) F(n-l) + ); F(n) Тд (n-1) + 4F (n).

Значени  F(n) и Fд (n) поступают на входы блока 12 делени  и на запись в первый и второй блоки 10 и I1 пам ти.

Блок 12 делени  осуществл ет операцию арифметического делени 

-1;§

и вьщачу значени  арифметического отношени  правдоподоби  logl(n) L(n) на вход блока 13 сравнени .

Блок 13 сравнени  на основе сравнени  L(n) со значени ми пороговых сигналов

g,(n) Ci(l-n/n,,) ; g(n) CjCl-n/n c) ,

где --- ;

Г-Г0 и - заданные веро тности ошибок 1-го и 2-го рода;

гиг - параметры, характеризующие начальные значени  крутизны сход щихс  по- рогов и определ ющие скорость приближени  процесса к усечению задаваемых из блока 18 изменени  пороговых сиг налов,

обеспечивает прин тие решени  о прогнозируемом состо нии канала св з

Решающее правило записьюаетс  следующим образом: при L(n) g (п) принимаетс  решение Норма ; при L(n)4 g2(n) принимаетс  решение Авари  ; при gj(n) L(n) ; ) решение не принимаетс , наблюдени  про должаютс  на (п+1) интервале (п+1

м«кс кс

После наблюдени  п .-го интерваДтоКС

ла, определ емого формирователем 17 порога усечени , сигнал с его выхода поступает в блок 13 сравнени , в котором L(. Р(. ) сравниваетс  со значением порога С, задаваемого датчиком 14 пороговых сигналов.

0

.,

0

5

0

5 0

.

Решающее правило в этом случае записьшаетс  следующим образом: при L(.) 7 С принимаетс  решение Нор-, ма ; при Ь() С принимаетс  решение Авари .

Сигнал с выхода блока 13 сравнени  подаетс  на вход формировател  15 сигналов сброса, с выхода которого подаетс  сигнал на сброс счетчика 4 временных интервалов, на первый и второй блоки 10 и I1 пам ти дл  перевода их в исходное состо ние и на формирователь 17 порога усечени , дл  формировани  нового порога усечени  .

Формирователь 17 порога усечени  (фиг.2) работает следующим образом.

В процессе реализации .последовательной процедуры номера временных интервалов, выдаваемых счетчиком 4 временных интервалов в такте с .управл ющим сигналом Сброс, поступающим от формировател  15 сигналов сброса в момент прин ти  решени  о качестве канала св зи, проключаютс  вторьм элементом И 20 на второй блок 23 пам ти, информаци  из которого после заполнени  считьтаетс  в блок 27 вычислени  порога усечени , откуда вновь вычисленное значение порога поступает на блок 26 сравнени , первый и третий элементы И 19 и 21 . В результате сравнени  Р--ГО значени  порога усечени  с Р; -м, хран щимс  в третьем блоке 24 пам ти, на первый и третий элементы И 19 и 21 поступает 1 или О, означающие соответственно , что Р,- PI или -.., Р,. Единица, поступаюп;а  из блока 26 . сравнени , инвертиру сь, закрьшает третий элемент И 21 и открьшает первый элемент И 19, через который значение р. из блока 27 вычислени  порога усечени  записываетс  в третий блок 24 пам ти, стира  старое значение порога усечени  Р . Ноль, поступающий из блока 26 сравнени , закрывает первый элемент И 19, и, инвертиру сь , открьтает третий элемент И 21, через который значение Р. поступает на первый блок 25 вычитани . В этом блоке от значени  нам .вычитаетс  значение Р , записанное в первом блоке 22 пам ти, затем результат делитс  на два в блоке 28 делени  и записьшаетс  в третий блок 24 пам ти, стира  старое значение порога усечени  Р.т . До тех пор, пока Р :| не

будет заменен описанным способом на

р.

1+Т

в блок I3 сравнени  (фиг.1)

будет поступать пороговое значение момента усечени , равное Р .

Блок 27 вычислени  порога усече- НИН (фиг.З) работает следующим образом .

Из второго блока 23 пам ти (фиг.2) значени  Х моментов прин ти  решени  о состо нии канала св зи поступают на первый сумматор 29 и второй умножитель 33 (фиг.З). В первом сумматоре 29 накапливаетс  сумма Х,

поступающих значений Х и выдаетс  на второй блок 38 делени  и первьш умножитель 32. Во втором блоке 38

делени  производитс  операци  делени 

«

суммы

2 X на величину М, постуь .. д 1.СЛ. 1 4.WAXJ. -. 9 ллч л j1/4

пающую из второго блока 35 пам ти и равную объему второго блока 23 пам ти , т.е. происходит вычисление усредненного значени  номера интервала прин ти  решени  Хц.

. Во втором умножителе 33 произво- дитс  операци  умножени  поступаю- ,,щих значений Хц самих на себ  и по- тактова  выдача X.. во второй суммаN

тор 30, где происходит вычисление

м

1

суммы 2 Х„. Полученна  таким обра 1

21 Х в третьем блоке 39

делени  дeJштc  на величину М, посту25

L

К-1

зом сумма

В третьем сумматоре 31 вьшисл етс  величина Р. порога усечени , равна  сумме величины X,, поступающей из второго блока 38 делени , и 6 , поступающей из блока 40 вьтислени  среднеквадратичного отклонени , т.е. Р X + 6 .

Блок 40 вычислени  среднеквадратичного отклонени  (фиг,4) работает следующим образом.

Вычисленное в блоке 36 вычитани  значение дисперсии поступает на пер30 вый и третий сумматоры 41 и 43, где происходит операци  сложени  соответственно с -1 и +1, т.е. BbRHc- ление (D-1) и (D+J)- Затем в третьем . блоке 52 делени  происходит вычисле- пающую из второго блока 35 пам ти. 35 ние отношени  (D-1)/(D+1) и выдача

результата на первый вход четвертого сумматора 44, первый и третий умножители 46 и 48. В третьем умножителе 48 и в четвертом блоке 53 делени 

40 производитс  последовательное вычисление второго слагаемого разложени  InD путем умножени  (D-1)/(D+1) самого на себ  трижды и делени  полученной величины на три, т.е.

(D-l)/(D+l)i .

В первом умножителе 46 и в перв ом блоке 50 делени  вычисл етс  последовательно третий член разложени ,

о

равный -p(D-l )/(D+l )- . В четвертом

сумматоре 44 эти три величины складываютс , т.е. вьиисл етс 

InD D-1 (D-1)

у -2-- -5;г 3 (5;Г)-

№-if 5(D-H)5

В первом умножителе32 производитс  операци  умножени величины сум- л

мы 21 Х|, полученнойиз первого сумки

матора 29, самой на себ  и выдачи

t

Хц)в первый блок 37

результата ( - /ч,

делени . В послед ем величина

:1

45

(Z-. Х,,) делитс  на величину М перКп

вого блока 34 пам ти и вьщаетс  на блок 36 вычитани . В последнем вычисл етс  значение дисперсии D величины X путем вычитани  величины L

( 2 Х)/М,поступающей из первого 50

К 1

блока 37 делени , из величины

А

Z X ./м, поступающей из третьего

цц ,

блока 39 делени .„

В блоке 40 вычислени  среднеквад- ратичнбго отклонени  производитс  процедура извлече-ни  квадратного корн  из D путем разложени  величины

6 до третьего члена включиьо . 2(2ji .i-(|ii,n

..

+

5 D+1

делени  величины InD на два, т.е.

InD У -2 вычисление среднеквадратического отклонени  ( разложением

в р д (до третьего члена включитель

но) величины е

1

-}

ч-1-- .

разложени  yV2, в

и значение у подаетс  на второй и четвертый умножители 47 и 49, а также на второй сумматор 42. В четвертом умножителе 49 и п том блоке 54 делени  последовательно происходит вьиисление второго члена величины е в р д, т.е. четвертом умножителе 49 - умножение у самого на себ  .а в п том блоке делени  54 - деление на два. Анало- гично во втором умножителе 47 и во втором блоке 51 делени  вычисл етс  третий член разложени  е , т.е. у /6. В п том сумматоре 45 вычисл ес  среднеквадратичное отклонение 6 е- путем сложени  сигналов , поступающих по трем входам сумматора, т.е.

б

-У + Х 1 2

ЗТ

Из п того сумматора 45 величина 6 подаетс  на третий сумматор 31.

Claims (4)

1. Устройство дл  прогнозировани  состо ни  канала св зи, содержащее первый и второй блоки пам ти, датчик пороговых сигналов, блок индикации, дискриминатор зон значений оценки и формирователь временных интервалов, последовательно соединенные первый блок вычислений и первый блок сложени , последовательно соединенные формирователь сигнала текущей оценки, коммутатор, второй блок вычислений, второй блок сложени , блок делени , блок сравнени , формирователь сигналов сброса, счетчик временных интервалов и блок измерени  пороговых сигналов , выходы которого подключены к второму и третьему входам блока сравнени , четвертый вход которого соеди нен с первым выходом датчика пороговых сигналов, второй и третий вьпсо- ды которого подключены к второму и третьему входам блока измерени  пороговых сигналов, выход блока сравнени  подключен к блоку индикации, а выход формировател  сигнала сброса подключен к первым входам первого и второго бло1еов пам ти, выход первого блока сложени  подключен к другому входу блока делени  и к второму входу первого блока пам ти, выход которого подключен к другому входу первого блока сложени , выход второго

0

5

0

5

0

0

5

блока сложени  подключен к другому входу второгоблока пам ти, выход которого подключен к другому входу второго блока сложени , другой выход коммутатора подключен к входу первого блока вычислений, а другой вход соединен с выходом дискриминатора зон значений оценки, первьм вход которого  вл етс  входом устройства и соединен с первым входом формировател  сигнала текущей оценки, второй вход которого соединен с первым выходом формировател  временных интервалов, второй выход которого подключен к другому входу счетчика временных интервалов , третий выход подключен к второму входу дискриминатора зон значений оценки, отличающее- с   тем, что, с целью сокращени  времени, введен формирователь порога усечени , выход которого подключен к п тому входу блока сравнени , первый вход соединен с выходом счетчика временных интервалов, а второй вход соединен с выходом формировател  сигналов сброса.

2.Устройство по П.1, о т л и - чаюр;еес  тем, что формирователь порога усечени  содержит первый блок пам ти, блок сравнени  и первый элемент И, последовательно соединенные второй элемент И, второй блок пам ти, блок вычислени  порога усечени , третий элемент И, блок вычитаний , блок делений и третий блок пам ти, выход которого  вл етс  выходом формировател  порога усечени , первым и вторым входом которого  вл ютс  первый и второй входы второго элемента И, выход первого блока пам ти подключен к другому входу блока вычитаний, выход первого элемента И подключен к входу третьего блока пам ти, первьм вход соединен с выходом блока вычислени  порога усечени  и с первым входом блока сравнени , выход которого подключен к инверсному входу третьего элемента И и второму входу первого элемента И, а второй вход соединен с выходом третьего блока пам ти.

3.Устройство по п.2, о т .л и - чающеес  тем, что блок вычислени  порога усечени  содержит первый блок пам ти, последовательно соединенные первый сумматор, первый умножитель и первый блок делени , последовательно соединенные .второй

блок пам ти и второй блок делени , последовательно соединеншае второй умножитель, второй сумматор, т ретий блок делени , блок вычитани , блок вычислени  среднеквадратичного отклонени  и третий сумматор, вькод которого  в.л етс  выходом блока вычислени  порога усечени , входом которого  вл етс  вход второго умножител , который соединен с входом первого сумматора, выход которого подключен к другому входу второго блока делени , выход которого подключен к другому входу третьего сумматора, выход первдго блока пам ти подключен к другому входу первого блока делени , выход которого подключен к другому входу блока вычитани .

4. Устройство по п.З, о т л и - чающеес  тем, что блок вычис лени  среднеквадратичного отклонени  содержит первый и второй сумматоры,- последовательно соединенные первый

Отбл15 ОтблЛ

0

5

0

5

умножитель и первгзй блок делени , последовательно соединенные второй умножитель и второй блок делени , последовательно соединенные третий сумматор, третий блок делени , третий умножитель, четвертьй блок делени , третий сумматор, четвертый умножитель, п тый блок делени  и п тый сумматор, выход которого  вл етс  выходом блока вычислени  среднеквадратичного отклонени , входом которого  вл етс  вход третьего сумматора , который через первый сумматор подключен к другому входу третьего блока делени , выход которого подключен к второму входу четвертого сумматора и к входу первого умножител , выход первого блока делени  подключен к третьему входу четвертого сумматора, выход которого подключен к входу второго умножител  и через второй сумматор к второму входу п того сумматора, третий вход которого соединен с выходом второго блока делени .

Фаг. г

Нбл. /3

OmS/i.tS

Г

Hdfl.lS,

Фиг.З

21

n

iE

:i

/)т&1.36

Iff

Редактор Е.Папп

Составитель Б.Камал гин

Техред М.Моргентал Корректор А,Зимокосов

Заказ 2879/56 Тираж 638Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

Л (5л3/ Фиг. It