SU1282132A1 - Unit for checking integrated circuits - Google Patents

Unit for checking integrated circuits Download PDF

Info

Publication number
SU1282132A1
SU1282132A1 SU843823298A SU3823298A SU1282132A1 SU 1282132 A1 SU1282132 A1 SU 1282132A1 SU 843823298 A SU843823298 A SU 843823298A SU 3823298 A SU3823298 A SU 3823298A SU 1282132 A1 SU1282132 A1 SU 1282132A1
Authority
SU
USSR - Soviet Union
Prior art keywords
node
output
integrated circuits
control
input
Prior art date
Application number
SU843823298A
Other languages
Russian (ru)
Inventor
Сергей Михайлович Терешко
Алексей Алексеевич Синклинер
Original Assignee
Войсковая часть 03444
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 03444 filed Critical Войсковая часть 03444
Priority to SU843823298A priority Critical patent/SU1282132A1/en
Application granted granted Critical
Publication of SU1282132A1 publication Critical patent/SU1282132A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к области вычис-пительной техники и может быть использовано при разработке интегральных микросхем в качестве . встроенного элемента контрол . Целью изобретени   вл етс  повышение достоверности контрол  узла. В узле.дл  контрол  интегральных микросхем при- равенстве сигналов на информационных входах формируетс  единичный сигнал на выходе исправности узла, а код на контрольных выходах узла повтор ет входной код. При неравенстве сигналов на информационных входах узла на выходе исправности узла формируетс  нулевой сигнал, а код на контрольньгх выходах узла  вл етс  инверсным по отношению к входному коду. Инверси  входного кода при неравенстве входных сигналов дает возможность повысить достоверность контрол . 2 ил., 1 табл. I (ЛThe invention relates to the field of computing technology and can be used in the development of integrated circuits as. built-in control element. The aim of the invention is to increase the reliability of the control node. In the node for controlling integrated circuits by the equilibrium of signals at the information inputs, a single signal is generated at the output of the health of the node, and the code at the control outputs of the node repeats the input code. When the signals at the information inputs of the node are unequal, a zero signal is generated at the output of the node health, and the code at the control outputs of the node is inverse with respect to the input code. Inversion of the input code with the inequality of the input signals makes it possible to increase the reliability of the control. 2 ill., 1 tab. I (L

Description

Изобретение относитс  к вычйсли- тельной технике и может быть использовано при разработке интегральных микросхем в качестве встроенного элемента контрол .The invention relates to sophisticated technology and can be used in the design of integrated circuits as an embedded control element.

Целью изобретени   вл етс  повьше ние достоверности контрол  узла.The aim of the invention is to increase the reliability of the control node.

На фиг. 1 приведена функциональна  схема узла дл  контрол  интегральных микросхем; на фиг. 2 - вари- ант построени  узла на МОП-транзисторах .FIG. 1 shows a functional block diagram for controlling integrated circuits; in fig. 2 - a variant of the construction of a node on MOS transistors.

Узел дл  контрол  интегральных микросхем (фиг. 1) содержит информационные входы 1-3 узла, элементы 4- 7 равнозначности, выход 8 исправности узла и контрольные выходы 9-11 узла.The node for controlling integrated circuits (Fig. 1) contains informational inputs 1-3 of the node, elements 4-7 of equivalence, output 8 of the health of the node and control outputs 9-11 of the node.

На фиг. 2 обозначены делитель 12 напр жени , шина 13 питающего напр жени , шина 14 нулевого потенциала, МОП-транзисторы 15-44.FIG. 2 denotes a voltage divider 12, a supply voltage bus 13, a zero potential bus 14, MOS transistors 15-44.

Узел дл  контрол  интегральных микросхем работает следующим образомThe node for controlling integrated circuits works as follows.

При подаче на первый 1, второй 2 и третий 3 информационные входы узла трех одноразр дных чисел на выходах |8-11 узла формируютс  сигналы сравне ни  входных чисел в соответствии с таблицей.п When applying to the first 1, second 2 and third 3 information inputs of a node of three one-digit numbers at the outputs | 8-11 of the node, signals are compared to the input numbers in accordance with the table.

Как видно из таблицы, при равенстве входных сигналов на выходе В исправности узла формируетс  еданичный сигнал, а на кодтрольные. выходы 9-11 узла входные сигналы прход т без изменени .As can be seen from the table, when the input signals are equal, the output B of the health of the node produces a single signal, and the control signals. Outputs 9-11 of the node. The input signals pass unchanged.

При неравенстве входных сигналов на выходе 8 исправности узла формируетс  нулевой сигнал, а на конт- рольных выходах 9-11 узла присутствуют инвертированные входные сигналы .If the input signals are not equal, a zero signal is generated at the node health output 8, and the inverted input signals are present at the control outputs 9-11 of the node.

Такое построение узла дл  контрол  интегральных микросхем позвол ет .повысить достоверность контрол . Конроль равенства входных сигналов не только по сигналу на выходе 8 исп- . равности узла, но и путем сравнение сигналов, например, на информацион- ном входе 1 узла и на контрольном выходе 9 узла, позвол ет обнаружить неисправность даже при обрыве св зи между выходом первого элемента 4 равнозначности и выходом 8 исправ ности узла. Так можно повысить достоверность контрол .Such a construction of a node for controlling integrated circuits makes it possible to increase the reliability of the control. The control of equality of input signals not only by the signal at the output of 8 is-. the equality of the node, but also by comparing the signals, for example, at the information input 1 of the node and at the control output 9 of the node, allows detecting a malfunction even if the connection between the output of the first equivalence element 4 and the output 8 of the node is faulty. So you can increase the reliability of control.

Необходимость применени  такого узла дл  контрол  интегральных микThe need to use such a node to control integrated microns

росхем обусловлена тем, что внутри интех ральных схем часто имеютс  однотипные узлы, дл  проверки которых используютс  одинаковые тесты.This is due to the fact that inside the integrated circuits there are often single-type nodes, for testing of which the same tests are used.

Узел дл  контрол  интегральных микросхем, построенный на МОП-транзисторах (фиг. 2), работает следующим образом.The node for controlling integrated circuits, built on MOS transistors (Fig. 2), works as follows.

Пусть на информационные входы 1 и 3 узла поступают единичные сигналы, а на информационный вход 2 узла - нулевой сигнал. В этом случае транзисторы 16, 18 и 20 первого элемента 4 равнозначности открыты, а транзисторы 17, 19 и 21 - закрыты и на выходе 8 исправности узла формируетс  высокий потенциал (логический ноль). Этот же сигнал поступает на первый вход второго элемента 5 равнозначности и открывает транзистор 26 (транзистор 23 в этом случае закрыт ) . Одновременно на второй и третий входы йторого элемента 5 равнозначности поступает единичный сиг- нал с информационного входа 1 узла, который открывает транзисторы 24 и 25. Транзисторы 27 и 28 в этом случае закрыты. Ток через схему не протекает и, следовательно, на выходе 9 узла формируетс  потенциал высокого уровн  (логический ноль). Нулевой сигнал с выхода первого элемента 4 равнозначности поступает и на первый вход третьего элемента 6 равнозначности , на остальные входы кото-г рого поступает нулевой сигнал с информационного входа 2 узла. В этом случае протекает ток через транзисторы 33-35, и на выходе 10 узла формируетс  низкий уровень сигнала, соответствзтощий логической единице.Let the information inputs 1 and 3 of the node receive single signals, and the information input 2 of the node - a zero signal. In this case, transistors 16, 18, and 20 of the first equivalent element 4 are open, and transistors 17, 19, and 21 are closed, and a high potential (logical zero) is formed at the output 8 of the health of the node. The same signal arrives at the first input of the second equivalence element 5 and opens the transistor 26 (the transistor 23 is closed in this case). At the same time, the second and third inputs of the second element of equivalence receive a single signal from the information input 1 of the node, which opens transistors 24 and 25. Transistors 27 and 28 in this case are closed. No current flows through the circuit and, therefore, a high level potential (logical zero) is formed at the output 9 of the node. The zero signal from the output of the first equivalence element 4 arrives at the first input of the third equivalence element 6, the remaining inputs of which receive a zero signal from information input 2 of the node. In this case, current flows through the transistors 33-35, and a low signal level is formed at the output 10 of the node, corresponding to a logical unit.

Кроме того, нулевой сигнал с выхода первого элемента 4 равнозначности поступает на первый вход четвертого элемента 7 равнозначности, на остальные входы которого поступает единичный сигнал с входа 3 узла. В этом случае транзисторы 38-40 открыты , а транзисторы 37, 41 и 42 закрыты и с выхода 11 узла снимаетс  сигнал , соответствующий логическому нулю . In addition, the zero signal from the output of the first equivalence element 4 arrives at the first input of the fourth equivalence element 7, the remaining inputs of which receive a single signal from the input 3 of the node. In this case, transistors 38-40 are open, and transistors 37, 41, and 42 are closed, and a signal corresponding to a logic zero is output from the node output 11.

Таким образом, при неравенстве входных сигналов произошло инвертирование входных сигналов на выходах 9-11 узла.Thus, with the inequality of the input signals, the input signals at the outputs of the 9-11 node were inverted.

Claims (1)

Формула изобретени Invention Formula Узел дл  контрол  интегральных микросхем, содержащий первый элемент равнозначности, причем входы первого элемента равнозначности  вл ютс  информационными входами узла, выход первого элемента равнозначнрсти  вл етс  выходом исправности узла, отличающийс  тем, что, с целью повышени  достоверности контA node for controlling integrated circuits containing the first element of equivalence, wherein the inputs of the first element of equivalence are information inputs of the node, the output of the first element of equivalence is the output of the health of the node, рол , в него введены три элемента равнозначности , причем выход первого элемента равнозначности соединен с первыми входами второго, третьего и четвертого элементов равнозначности, первый , второй,и третий информационные входы узла объединены с вторыми и третьими входами соответственно второго , третьего и четвертого элементов равнозначности, выходы которых рвл ютс  контрольными выходами узла.a role, three elements of equivalence are entered into it, and the output of the first element of equivalence is connected to the first inputs of the second, third and fourth elements of equivalence, the first, second, and third information inputs of the node are combined with the second and third inputs of the second, third and fourth elements of equivalence, respectively, the outputs of which are controlled by the control outputs of the node. . /. / N1N1 § §
SU843823298A 1984-12-10 1984-12-10 Unit for checking integrated circuits SU1282132A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843823298A SU1282132A1 (en) 1984-12-10 1984-12-10 Unit for checking integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843823298A SU1282132A1 (en) 1984-12-10 1984-12-10 Unit for checking integrated circuits

Publications (1)

Publication Number Publication Date
SU1282132A1 true SU1282132A1 (en) 1987-01-07

Family

ID=21150856

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843823298A SU1282132A1 (en) 1984-12-10 1984-12-10 Unit for checking integrated circuits

Country Status (1)

Country Link
SU (1) SU1282132A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 325706, кл. Н 03 К 19/00, 1970. Авторское свидетельство СССР № 837283, кл. Н 03 К 19/00, 1979. *

Similar Documents

Publication Publication Date Title
US4992727A (en) Integrated circuits
US3976949A (en) Edge sensitive set-reset flip flop
JPH06343024A (en) Mos oscillation circuit with compensated-for power supply
JPH0580633B2 (en)
KR880003330A (en) Semiconductor integrated circuit having a function for switching the operation mode of the internal circuit
JPS62217714A (en) High voltage detection circuit
KR860006837A (en) Semiconductor integrated circuit with inspection circuit for internal circuit inspection
JPH0498173A (en) Semiconductor circuit
JPH02213771A (en) Circuit for resetting initialization circuit to detect drop in supply voltage
KR910006510B1 (en) Semiconductor integrated circuit
SU1282132A1 (en) Unit for checking integrated circuits
US11101790B2 (en) Comparator circuitry
KR930006875A (en) Integrated circuit
US4544853A (en) Integrated comparator circuit
US5994936A (en) RS flip-flop with enable inputs
US5287306A (en) Semiconductor memory device
US3795827A (en) Controlled squarewave voltage generating electronic circuit
KR100223501B1 (en) Semiconductor integrated circuit
KR100265594B1 (en) Power-up circuit
JPS6037822A (en) Cmos logical circuit
KR100256816B1 (en) Delay lock loop apparatus
KR940019073A (en) Floating detection circuit
US4038569A (en) Bistable circuit
JPH04373310A (en) Output buffer circuit
JPS607697A (en) Complementary semiconductor integrated circuit