SU1279076A1 - System for transmission of information through electric networks - Google Patents

System for transmission of information through electric networks Download PDF

Info

Publication number
SU1279076A1
SU1279076A1 SU843832059A SU3832059A SU1279076A1 SU 1279076 A1 SU1279076 A1 SU 1279076A1 SU 843832059 A SU843832059 A SU 843832059A SU 3832059 A SU3832059 A SU 3832059A SU 1279076 A1 SU1279076 A1 SU 1279076A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
output
input
unit
inputs
Prior art date
Application number
SU843832059A
Other languages
Russian (ru)
Inventor
Александр Михайлович Пономарев
Елена Соломоновна Толкачева
Владимир Федорович Николаев
Владимир Айзикович Лесник
Original Assignee
Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского filed Critical Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского
Priority to SU843832059A priority Critical patent/SU1279076A1/en
Application granted granted Critical
Publication of SU1279076A1 publication Critical patent/SU1279076A1/en

Links

Abstract

Изобретение относитс  к электросв зи . Цель изобретени  - повьшение помехозащищенности и пропускной способности системы. Система состоит из передающей стороны 1, приемной стороны 2, электрической сети 3. Передающа  сторона 1 содержит задающий г-р 4, формирователь сигналов 5, у-ль мощности 6, блок подключени  7. Вновь введен блок фазовой манипул ции 8. Приемна  сторона 2 содержит входной согСОThe invention relates to telecommunications. The purpose of the invention is to increase the noise immunity and system capacity. The system consists of the transmitting side 1, the receiving side 2, the electrical network 3. The transmitting side 1 contains the driver r-4, the signal conditioner 5, the power supply 6, the connection unit 7. The phase manipulation unit 8 is reintroduced. The reception side 2 contains the input colo

Description

ласующий блок 9j- 1-й синхронный детектор (СД) 10, 1-й интегратор 11, дешифратор 12, задающий г-р 13, блок 14 управлени  интегратором. Вновь введены (т-1) СД (m-1) интеграторов 11,.-11, блок 15 пам ти, блок.определени  знака 16, эл-т И 17, 127 два триггера 1 8 и 22, сумматор по модулю два , распределитель импульсов 20, пороговьш блок 21, блок выделени  макс, сигнала 23, тп блоков вьщелени  модул  сигнала 24, - 24, (m-l фазосдвигающих блоков 25 - 25 . 1 ил.The relative unit 9j is the 1st synchronous detector (SD) 10, the 1st integrator 11, the decoder 12 defining r 13, the integrator control block 14. The newly introduced (t-1) DM (m-1) integrators 11, .- 11, memory block 15, character definition block, 16, email 17, 127 two triggers 1 8 and 22, modulo two, pulse distributor 20, threshold unit 21, selection unit max, signal 23, tp units of the module module 24, - 24, (ml phase shifting units 25 - 25. 1 Il.

Изобретение относитс  к электросв зи и может быть использовано в системах передачи информации по электрическим сет м в тональном диапазоне частот The invention relates to telecommunications and can be used in systems for transmitting information over electric networks in the tonal frequency range.

Цель изобретени  - повышение помехозащищенности и пропускной способности системы, The purpose of the invention is to increase the noise immunity and system capacity,

На чертеже приведена электрическа  структурна  схема системы передачи информации по электрическим сет м, „ Система передачи информации по электрическим сет м содерлсит передающую сторону 1, приемную сторону 2, электрическую сеть 3; передающа  сторона 1 содержит первый задающий генератор 4, формирователь 5 сигналов, усилитель 6 мощности, блок 7 подключени , блок 8 фазовой манипул ции, приемна  сторона 2 содержит входной согласующий блок 9, первый синхронный детектор 10, т-1 синхронных детекторов lOg-IO, первый интегратор 11,, т-1 интеграторов дешифратор 12, второй задающий генератор 13, блок 14 управлени  интегратором, блок 15 пам ти, блок 16 определени  знака, элемент И 17, первый триггер 18, сумматор 19 по модулю 2, распределитель 20 импульсов, пороговый блок 21, второй триггер 22, блок 23 вьщелени  максимального сигнала, m блоков выделени  модул  сигнала 24 -24, tn-1 фазосдвигающих блоков 252-25т.The drawing shows an electrical structural diagram of a system for transmitting information through power grids. The system for transmitting information via power grids contains the transmitting side 1, the receiving side 2, the electrical network 3; the transmitting side 1 contains the first master oscillator 4, the driver 5 signals, the power amplifier 6, the connection unit 7, the phase manipulation unit 8, the receiving side 2 contains the input matching unit 9, the first synchronous detector 10, t-1 synchronous detectors Log-IO, the first integrator 11 ,, t-1 integrator decoder 12, the second master oscillator 13, integrator control block 14, memory block 15, sign determining block 16, element 17, first trigger 18, modulator 19 modulo 2, pulse distributor 20, threshold block 21, second trigger 22, block 23 scheleni maximum signal extracting modulation signal m units 24 -24, tn-1 phase shifters 252-25t blocks.

Система передачи информации по электрическим сет м работает следующи образом.The system of information transmission over electric networks works in the following way.

На передающей стороне 1 первый задающий генератор 4 непрерывно формирует несущую частоту, В соответствии с передаваемой информацией и строго синхронно с периодом сети (что обеспечиваетс  наличием синхронизирующей св зи) в формирователе 5 сигналовOn the transmission side 1, the first master oscillator 4 continuously generates the carrier frequency, in accordance with the transmitted information and strictly synchronously with the period of the network (which is ensured by the presence of a synchronization link) in the driver 5

формируетс  нужна  кодова  комбинаци  (последовательность моделирующих импульсов ) , а также управл ющий сигнал, который по вл етс  на втором выходе блока 5 на врем  передачи манипулированных по фазе посылокa code combination is needed (a sequence of modeling pulses), as well as a control signal that appears at the second output of block 5 for the transmission time of phase-manipulated parcels

Этот управл ющий сигнал воздейст-. вует н блок 8 фазовой манипул ции, при наличии которого сигнал с первого задающего генератора 4 инвертируетс , т.е. его фаза мен етс  наП радиан относительно исходного значени . Таким образом, сигнал с первого задающего генератора 4 подвергаетс  в блоках 8 и 5 амплитудной и относительной фазовой.манипул ции и требуема  кодова  комбинаци , пройд  через усилитель 6 мощности и блок 7 подключени  к сети, вводитс  в электрическую сеть 3,This control signal is affected. The phase manipulation unit 8, in the presence of which the signal from the first master oscillator 4 is inverted, i.e. its phase varies by P radians relative to the initial value. Thus, the signal from the first master oscillator 4 is subjected in blocks 8 and 5 to amplitude and relative phase control and the required code pattern, passed through the power amplifier 6 and the power supply unit 7, is inputted into the electrical network 3,

На приемной стороне 2 второй задающий генератор 13 форг ирует ту же частоту, что и первый задающий генератор 4 на передающей стороне. Равенство частот обеспечиваетс  синхрони- зацией двух генераторов от общей частоты сети Сигнал второго задающего генератора 13 поступает на управл ющий вход синхронного детектора 10 и через фазосдвигаюв;ие блоки 25-2 на управл ющие входы синхронных детекторов 10-10 . Управл ющие сигналы соседних синхронных детекторов сдвинуты по фазе на уголТГ/ш радиан, где m - число каналов приемной стороны 2. Сигнал с выхода входного согласующегоOn the receiving side 2, the second master oscillator 13 forg and provides the same frequency as the first master oscillator 4 on the transmitting side. Equality of frequencies is ensured by synchronizing two generators from a common network frequency. The signal of the second master oscillator 13 is fed to the control input of the synchronous detector 10 and phase-shifted; blocks 25-2 to the control inputs of the synchronous detectors 10-10. The control signals of neighboring synchronous detectors are shifted in phase by the angle TG / W radians, where m is the number of channels of the receiving side 2. The signal from the output of the matching input

блока 9, пройд  через синхронные детекторы 10 и , накапливаетс  в интеграторах 11 и 11.-11 в течениеblock 9, passed through synchronous detectors 10 and accumulates in integrators 11 and 11.-11 for

Z ГпZ gp

Claims (2)

заданного периода интегрировани , определ емого по условию отстройки от сетевых помех и равного целому числу периодов частоты сети. Требуема  длительность интегрировани  формируетс  в блоке управлени  интегратором 14, Сигнал на выходе приемного синхронного детектора пропорционален косинусу угла разности фаз входного и управл ющего сигнала. Поэтому сигнал на выходе к -го инвертора (при к рав ном 1,2,.,.,т) пропорционален величи 57 не cos К-1), где фаза входного сигнала относительно сигнал с второго задающего генератора 13. Дл  посылки с манипулированной фазой знак сигнала на выходе интегратора измен етс  на противоположный, так как он пропорционален величине -(К-1)1. Таким образом, в I -. - m пределах одной кодовой комбинации при манипул ции фазы знаки отдельных посьшок на выходе каждого интегратора мен ютс . Сигналы с интеграторов, пройд  через блоки выделени  модул  сигнала 24,-24, поступают в блок 23 выделени  максимального сигнала, в котором сравниваютс  по абсолютной величине и на сигнальный выход блока 23 выделени  максимального сигнала , проход т с того канала, дл  которого разность фаз минимальна. Одновременно по вл етс  управл юв;ий сигнал на том из m выходов номера канала блока 23, по которому пришел этот максимальный сигнал. Сигнал с выхода блока 23 поступает на вход порогового блока 21, уставка которого выбираетс  по условию отстройки от помех. При срабатывании порогового блока 21 через второй триггер 22 запускаетс  п-разр дный распределитель 20 импульсов, число -разр дов которого определ етс  числом возможных посылов сигнала в кодовой комбинации. Сигнал с первого разр да распределител  20 импульсов дает разрешение на запоминание номера канала в блоке 15 пам ти. В этом блоке на выход пропускаетс  сигнал с того из интеграторов, дл  которого есть управл ющий сигнал с выхода блока 23. Блок 15 пам ти остаетс  в том же положении на врем  всей кодовой комбинации. Таким образом, на выходе блока 15 пам ти по вл ютс  последова .тельные посылки сигнала в соответствии с кодовой комбинацией, причем знак сигнала отдельных посылок определ етс  относительной фазовой манипул цией . Знак каждой посылки определ етс  в блоке 16 определени  знака, с выхода которого сигнал поступает на один из входов элемента И 17 и на один из входов сумматора 19 по модулю a given integration period determined by the condition of detuning from network interference and equal to an integer number of periods of the network frequency. The required integration time is formed in the integrator control unit 14. The signal at the output of the receiving synchronous detector is proportional to the cosine of the angle of the phase difference of the input and control signal. Therefore, the signal at the output of the k -th inverter (at k = 1.2,.,., T) is proportional to 57 not cos K-1, where the phase of the input signal is relative to the signal from the second master oscillator 13. For the parcel with the manipulated phase the sign of the signal at the integrator output is reversed, since it is proportional to the value - (K-1) 1. So in i -. - m limits of one code combination during phase manipulation, the signs of individual feeds at the output of each integrator change. The signals from the integrators, passing through the signal module allocation units 24, -24, go to the maximum signal extraction unit 23, which is compared in absolute value and to the signal output of the maximum signal extraction unit 23, from the channel for which the phase difference is minimal . At the same time, a control appears, and the signal on that of the m outputs of the channel number of the unit 23, on which this maximum signal arrived. The signal from the output of the block 23 is fed to the input of the threshold block 21, the setpoint of which is selected according to the detuning condition. When the threshold unit 21 is triggered, the second trigger 22 triggers a n-bit dispenser 20 pulses, the number of bits of which is determined by the number of possible signal sends in the code combination. The signal from the first bit of the distributor 20 pulses gives permission to memorize the channel number in the memory block 15. In this block, the output passes the signal from the integrator for which there is a control signal from the output of block 23. Memory block 15 remains in the same position for the duration of the entire code combination. Thus, at the output of the memory block 15, consecutive signals appear in accordance with the code combination, the sign of the signal of the individual packages being determined by relative phase shift. The sign of each parcel is determined in block 16 of the sign definition, from the output of which the signal goes to one of the inputs of the element And 17 and to one of the inputs of the adder 19 modulo 2. На второй вход элемента Н 17 поступает сигнал с первого разр да распределител  20 импульсов. Сигнал с выхода элемента И 17, соответствующий знаку первой посылки, поступает на S-вход первого триггера 18, который запоминает знак первой посылки на на врем  кодовой комбинации. Выход первого триггера 18 соединен с вторым входом сумматора 19 по модулю 2, на выходе которого по вл етс  сигнал в том случае, если знак текущей посылки не совпадает со знаком первой посылки . Сигнал с выхода сумматора 19 по модулю 2 (элемента ИСКЛЮЧАЮЩЕЕ ИЛИ), сигналы с каждого из разр дов распределител  20 импульсов, а также сигнал с выхода порогового блока 21 поступают на соответствующие входы дешифратора 12, Таким образом, на входах дешифратора 12 присутствует сигнал, дл  которого известен номер посылки, определ емый позицией распределител  20 импульсов и известна его фаза относительно фазы первой посьшки. Эта информаци  достаточна дл  расшифровки кодовой комбинации в дешифраторе 12. Формула изобретени  Система передачи информации по электрическим сет м, содержаща  на передающей стороне первый задающий генератор, а также последовательно соединенные формирователь сигналов, усилитель мощности, блок подключени , причем управл ющий вход первого задающего генератора и управл ющий вход формировател  сигналов объединены и соединены с первым выходом электрической сети.а на приемной стороне последовательно соединенный входной согласующий блок, первый синхронный детектор, первый интегратор, а также дешифратор, второй задающий генератор , выход которого соединен с вторым входом первого синхронного детектора, а также блок управлени  интегратором, вход которого соединен с входом втоого задающего генератора и вторым ыходом электрической сети, третий ыход которой соединен с входом входО о согласующего блока, вход электической сети соединен с выходом блоа подключени , отличающас   тем, что. с целью повышени  омехозащищенности и пропускной способности системь, на передающей стороне введен блок фазовой манипул ции, причем выход первого задающего генератора соединен с входом формировател  сигналов через блок фазовой манипул ции , второй вход которого соединен с вторым выходом формировател  сигналов, а на приемной стороне введены последовательно соединенные блок пам ти, блок определени  знака, элемент И, первый триггер, сумматор по модули два, второй вход которого соединен с первым входом элемента И, а также распределитель импульсов, пороговый блок, второй триггер, блок выделени  максимального сигнала, m блоков вьщелени  модул  сигнала, т-1 синхронных детекторов, т-1 интеграто ров, т-1 фазосдвигшощих блоков, входы которых объединены и соединены с выходом второго задающего генератора, первые входы т-1 синхронных детекторов обг- единены и соединены с первым входом первого синхронного детектора второй вход каждого из т-1 синхронно2. The second input of the element H 17 receives a signal from the first discharge of the distributor 20 pulses. The signal from the output of the element And 17, corresponding to the sign of the first parcel, is fed to the S input of the first trigger 18, which remembers the sign of the first parcel for the time code combination. The output of the first trigger 18 is connected to the second input of the adder 19 modulo 2, at the output of which a signal appears in the event that the sign of the current burst does not match the sign of the first burst. The signal from the output of the adder 19 modulo 2 (element EXCLUSIVE OR), the signals from each of the bits of the distributor 20 pulses, as well as the signal from the output of the threshold unit 21 are sent to the corresponding inputs of the decoder 12, Thus, at the inputs of the decoder 12 there is a signal, for which number of the parcel is known, which is determined by the position of the distributor 20 pulses and its phase is known relative to the phase of the first post. This information is sufficient to decipher the code combination in the decoder 12. Claims The system of transmitting information over electrical networks, contains on the transmitting side the first master oscillator, as well as serially connected signal conditioner, power amplifier, connection unit, and the control input of the first master oscillator and the control input of the signal conditioner is combined and connected to the first output of the electrical network. On the receiving side, the serially connected input matching the unit, the first synchronous detector, the first integrator, as well as the decoder, the second master oscillator, whose output is connected to the second input of the first synchronous detector, as well as the integrator control unit, whose input is connected to the input of the second master oscillator and the second electrical outlet, the third output of which is connected to the input of the input unit of the matching unit, the input of the electrical network is connected to the output of the connection unit, characterized in that. In order to increase the system's immobility and throughput, a phase shift keying block is inserted at the transmitting side, the output of the first master oscillator is connected to the input of the signal conditioner through the phase shift keying block, the second input of which is connected to the second output of the signal conditioner, and at the receiving side connected memory block, character definition block, AND element, first trigger, adder two modules, the second input of which is connected to the first input of the AND element, and also distribute pulses, threshold unit, second trigger, maximum signal extraction unit, m blocks of the signal module, t-1 synchronous detectors, t-1 integrators, t-1 phase-shifting blocks, whose inputs are combined and connected to the output of the second master oscillator, the first the inputs of t-1 synchronous detectors are grounded and connected to the first input of the first synchronous detector the second input of each t-1 is synchronous го детектора соединен с выходом соответствующего т-1 фазосдвигающего блока , а выход, каждого из т-1 синхронного детектора соединен с первым входом соответствующего интегратора, вторыеdetector is connected to the output of the corresponding t-1 phase-shifting unit, and the output of each of the t-1 synchronous detector is connected to the first input of the corresponding integrator, the second блока пам ти соединены с соответству ющими m выходами интеграторов, а вторые m входов блока -пам ти соединены с соответствующш- и ai выходами блока выделени  максимального сигнала. входы интеграторов объединены и соединены с выходом блока управлени  интегратором , вход которого соединен с первым входом распределител  импульсов , выходы интеграторов соединены с входами соответствующих блоков выде лени  модул  сигнала, выходы которых соединены с соответствующими входами блока выделени  максимального сигнала, первый выход которого соединен с входом порогового блока, выход которого соединен с первым входом дешифратора сигналов второго триггера, выход которого соединен с вторым входом распределител  импульсов,, второй вход дешифратора соединен с выходом сумматора по модулю два, п выходов распределител  импульсов соединены соответственно с п входами дешифратора, причем первый выход распределител  импульсов соединен с первым входом блока пам ти и вторым входом элемента И, а оследний выход распределител  импульсов соединен с вторыми входами первого и второго триггеров, первые m входовthe memory unit is connected to the corresponding m outputs of the integrators, and the second m inputs of the block are connected to the corresponding and ai outputs of the maximum signal extraction unit. the integrator inputs are combined and connected to the output of the integrator control unit, the input of which is connected to the first input of the pulse distributor, the integrator outputs are connected to the inputs of the corresponding selection modules of the signal module, the outputs of which are connected to the corresponding inputs of the maximum signal allocation unit, the first output of which is connected to the input of the threshold signal the unit whose output is connected to the first input of the second signal trigger decoder, the output of which is connected to the second input of the pulse distributor, in the second input of the decoder is connected to the output of the modulo-two adder, n outputs of the pulse distributor are connected respectively to the n inputs of the decoder, the first output of the pulse distributor connected to the first input of the memory unit and the second input of the I element, and the last output of the pulse distributor is connected to the second inputs of the first and second triggers, first m inputs
SU843832059A 1984-12-29 1984-12-29 System for transmission of information through electric networks SU1279076A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843832059A SU1279076A1 (en) 1984-12-29 1984-12-29 System for transmission of information through electric networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843832059A SU1279076A1 (en) 1984-12-29 1984-12-29 System for transmission of information through electric networks

Publications (1)

Publication Number Publication Date
SU1279076A1 true SU1279076A1 (en) 1986-12-23

Family

ID=21154114

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843832059A SU1279076A1 (en) 1984-12-29 1984-12-29 System for transmission of information through electric networks

Country Status (1)

Country Link
SU (1) SU1279076A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1164895, кл. Н 04 J 1/02, 1982. Авторское свидетельство СССР № 692100, кл. Н 04 В 3/54, 1979. *

Similar Documents

Publication Publication Date Title
US4004100A (en) Group frame synchronization system
US5216717A (en) Frequency modulation broadcast transmitter synchronization method
US2559644A (en) Pulse multiplex system
US3773979A (en) Multiplexed video and subcarrier microwave communications system
US2530957A (en) Time division system for modulated pulse transmission
US4002834A (en) PCM synchronization and multiplexing system
US3459892A (en) Digital data transmission system wherein a binary level is represented by a change in the amplitude of the transmitted signal
US3596002A (en) System for transmitting binary-coded data
SU1279076A1 (en) System for transmission of information through electric networks
US3435148A (en) Time division multiplex pulse code modulation communication system by pulse distribution transmission
US3969617A (en) Multichannel digital modulator
US3688048A (en) Code division multiplex system
JP2693758B2 (en) Frame pulse generation method
US2546974A (en) Pulse multiplex signaling system
US4361897A (en) Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems
GB1184108A (en) Improvements in or relating to Communication Systems
US5255269A (en) Transmission of data by frequency modulation using gray code
US3789149A (en) Code division multiplex system
US4498170A (en) Time divided digital signal transmission system
US4498167A (en) TDM Communication system
US3440657A (en) Multichannel multiplex communication system using pulse width modulation and an audio sync on one pulse
WO1999022472A1 (en) Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium
US3491206A (en) Tone-free multiplexing system using a delta modulator
GB1519972A (en) Data transmission system
US3476878A (en) Time-division synchronous system for a plurality of synchronous telegraph circuits