SU1272470A1 - Синхронный детектор - Google Patents

Abstract

Изобретение относитс  к радиотехнике и обеспечивает повьшение точности детектировани . Входной сигнал в перемножител х 1, 3 перемножаетс  с сигналом опорного генератора 5. Опорное напр жение на перемножитель 3 поступает через фазовращатель 6 (на 90). Cфop иpoвaнныe т.обр. наI IS J пр жени  через соотв. фильтры 2, 4 нижних частот сравниваютс  в компараторах 7, 8 с треугольным напр жением, поступающим с формировател  управл ющего напр жени  (ФУН) 13. Сигналы О или 1 с компараторов 7, 8 проход т поочередно через коммутатор 12 на ключ 10 в виде управл ющего напр жени . Через ключ 10 треугольное напр жение ФУН 13 проходит на суммирующе-интегрирующий усилитель (СИУ) 14 только при управл ющем сигнале 1. Кроме этого, на СИУ 14 поступает треугольное напр жение ФУН 13 через ключ 11 в том случае, если выi ходное напр жение устройства меньше треугольного напр жени  ФУН 13, что (Л определ ет компаратор 9. Управление коммутатором 12- осуществл етс  пр моугольным напр жением ФУН 13. I ил.

Description

to Изобретение относитс  к радиотехнике и может быть использовано в раз личных устройствах радиоизмерительной техники и автоматики дл  детектировани  ам1шитудно-модулирован1ц 1х сигналов. Цель изобретени  - повышение точности детектировани . На чертеже представлена структурна  электрическа  схема предлагаемого синхронного детектора. Синхронный детектор содержит первый перемножитель 1, первый фильтр 2 нижних частот, второй перемножитель 3, второй фильтр 4 нижних частот, опорный генератор 5, фазовращатель 6, первый 7, второй 8 и третий 9 ком параторы, первый 10 и второй 11 ключи , коммутатор 12, формирователь 13 управл ющего напр жени  и суммирующе интегрирующий усилитель 14. Сихронный детектор работает следующим образом. Перемножители 1 и 3 выполн ют опе рацию аналогового перемножени  входного сигнала и напр жени , поступающего с выхода опорного генератора 5. Фильтры 2 и 4 нижних частот пропускают сигналы в диапазоне частот от посто нного тока до верхней частоты модулирующего сигнала и не пропускают остальные сигналы. Генератор 5 генерирует напр жение синусоидальной формы с частотой, близкой к частоте входного сигнала. Фазовращатель 6 осуществл ет поворот выходного нагенератора 5 на пр жени  опорного 90°. Ключи 10 и 11 пропускают на выход сигналы, присутствующие на инфор мационных входах при поступлении соответствующих напр жений на управл ющий вход.- Формирователь 13 формирует напр жение треугольной формы на своем первом выходе и синхронное с ним управл ющее напр жение пр моугол ной формы на своем втором выходе. При этом амплитуда треугольного напр жени  линейно зависит от величины напр жени  на управл ющем входе формировател  13.. Коммутатор 12 пропускает поочередно, в соответствии с сигналом на своем третьем входе, выходные напр жени  первого 7 или второго 8 компараторов на входе первого ключа 10. Суммирующе-интегрирующий усилитель 14 производит суммирование выделение посто нной составл ющей и усиление сигналов, поступак цих на его входы. Компараторы 7, 8 и 9 осуществл ют сравнение мгновенных величин напр жений, присутствующих на их входах, и формируют на выходе сигнал О или I в зависимости от превышени  одного сигнала другим. Выходные Напр жени  компараторов 7 и 8 через коммутатор 12 управл ют коэффициентом передачи первого ключа 10 таким образом, что треугольное напр жение с выхода формировател  I3 поступает на первый вход суммирующе-интегрирующего усилител  14 только при условии, что величина напр жени  с выходов фильтров 2 или 4 нижних частот больше величины напр жени  с выхода формировател  13. Аналогично , на второй вход суммирующеинтегрирующего усилител  14 треугольное напр жение поступает только при выполнении услови , что величина выходного напр жени  устройства меньше величины напр жени  с выхода формировател  13. В предлагаемом синхронном детекторе устранен такой недостаток синхронных детекторов, как необходимость жесткой синхронизации с точностью до фазы частоты входного сигнала с частотой опотэного генератора. Предлагаемый синхронный детектор обеспечивает погрешность детектировани  в диапазоне уровней входного сигнала с глубиной модул ции 30% и уровнем от 100 мВ до 2 В менее 1 %, а в диапазоне уровней 5-100 мВ не более 10%. Частотный диапазон по несущей частоте от 100 кГц до 5 мГц при указанных погрешност х. Диапазон частот модул ции от 100 Гц до 5 кГц. Коэффициент нелинейных искажений менее 1%. Высока  точность детектировани  по сравнению с известным устройством обеспечиваетс  за счет того, что с квадратурными сигналами производитс  только одна операци  - сравнение с треугольным напр жением. Последующа  обработка производитс  одними и теми же блоками, чем достигаетс  высока  идентичность операций возведени  в квадрат, а использование общего треугольного напр жени  дл  осуществлени  операции извлечени  корн  обеспечивает идентичность показателей степени при возведении в квадрат и извлечении квадратного корн .

Claims (1)

1. Формула изобретени 

   Синхронный детектор, содержащий последовательно соединенные соответственно первый перемножитель и первый фильтр нижних частот и второй перемножитель и второй фильтр нижних частот, а также опорный генератор, выход которого соединен с вторым входом первого перемножител  непосредственно , а с вторым входом второго перемножител  - через фазовращатель, при этом первые входы первого и второго перемножителей объединены между собой и  вл ютс  входом синхронного детектора, отличающийс  тем, что, с целью повышени  точности детектировани , в него введены .три компаратора, два ключа, коммутатор , формирователь управл ющего напр жени  и суммирующе-интегрирующий усилитель, причем выход первого г.г фильтра нижних частот через первый компаратор соединен с первым входом

   коммутатора, выход второго фильтра нижних частот через второй кo mapaтор соеднен с вторым входом коммутатора , выход которого через первьш ключ подключен к первому входу суммирующе-интегрирующего усилител , выход суммирующе-интегрирующего усилител   вл етс  выходом синхронного детектора и через последовательно : соединенные третий компаратор и второй ключ подключен к второму входу суммирующе-интегрирующего усилител , первый вход третьего компаратора соединен-с управл ющим входом формировател  управл ющего напр жени , первый выход которого,  вл ющийс  выходом сигнала треугольной формы, соединен с вторыми входами первого, второго и третьего компараторов и первого и второго ключей, а второй выход формировател  управл ющего напр жени ,  вл ющийс  выходом сигнала пр моугольной формы, соединен с управл ющим входом коммутатора.