SU1255008A1 - DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE - Google Patents

DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE

Info

Publication number
SU1255008A1
SU1255008A1 SU3709734/09A SU3709734A SU1255008A1 SU 1255008 A1 SU1255008 A1 SU 1255008A1 SU 3709734/09 A SU3709734/09 A SU 3709734/09A SU 3709734 A SU3709734 A SU 3709734A SU 1255008 A1 SU1255008 A1 SU 1255008A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
adders
signal processing
output
Prior art date
Application number
SU3709734/09A
Other languages
Russian (ru)
Inventor
Ш.М. Чабдаров
В.В. Афанасьев
О.Г. Эльстинг
Original Assignee
Казанский авиационный институт им. А.Н.Туполева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казанский авиационный институт им. А.Н.Туполева filed Critical Казанский авиационный институт им. А.Н.Туполева
Priority to SU3709734/09A priority Critical patent/SU1255008A1/en
Application granted granted Critical
Publication of SU1255008A1 publication Critical patent/SU1255008A1/en

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)

Abstract

Устройство для приема сигналов на фоне произвольной помехи, содержащее корреляторы, выходы которых соединены с соответствующими входами соответствующих блоков выбора максимального сигнала и с соответствующими входами соответствующих блоков суммирования, выходы которых соединены с первыми входами соответствующих сумматоров, выходы которых подключены к соответствующим первым входам блока сравнения, вторые входы которого подключены к выходам соответствующих блоков выбора максимального сигнала, стробирующий вход блока сравнения соединен со стробирующими входами корреляторов, информационные и стробирующие входы которых являются соответственно информационным и стробирующим входами устройства, выходами которого являются выходы блока сравнения, опорными входами устройства являются вторые входы сумматоров, при этом каждый коррелятор содержит сумматор и согласованный фильтр, выход которого соединен с первым входом сумматора, выход которого является выходом коррелятора, информационным и стробирующим входами которого являются соответственно первый и второй входы согласованного фильтра, второй вход сумматора является опорным входом коррелятора, отличающееся тем, что, с целью повышения достоверности приема, в него введены блоки обработки сигналов, входы которых соединены с выходами соответствующих корреляторов, выходы блоков обработки сигналов соединены с соответствующими третьими входами блока сравнения, причем каждый блок обработки сигналов содержит первые, вторые, третьи и четвертые сумматоры и блок выбора максимального сигнала, выходы которого соединены с соответствующими входами первых сумматоров и с выходами соответствующих вторых сумматоров, первые входы которых подключены к выходам соответствующих третьих сумматоров, выходы первых сумматоров соединены с первыми входами четвертых сумматоров, вторые входы вторых и четвертых сумматоров являются опорными входами блока обработки сигналов, выходами которого являются выход блока выбора максимального сигнала и выходы четвертых сумматоров, входы третьих сумматоров являются входами блока обработки сигналов.A device for receiving signals on the background of an arbitrary interference, containing correlators, the outputs of which are connected to the corresponding inputs of the corresponding blocks for selecting the maximum signal and with the corresponding inputs of the corresponding summation blocks, the outputs of which are connected to the first inputs of the corresponding totalizers, the outputs of which are connected to the corresponding first inputs of the comparator, the second inputs of which are connected to the outputs of the corresponding blocks for the selection of the maximum signal, strobe the input of the comparison unit soy Dinen with gating inputs of correlators, informational and gating inputs of which are respectively informational and gating inputs of the device, the outputs of which are the outputs of the comparator, the reference inputs of the device are the second inputs of adders, each correlator contains an adder and a matched filter, the output of which is connected to the first input adder, the output of which is the output of the correlator, the information and gate inputs of which are respectively the first and second inputs The approved filter, the second input of the adder is the reference input of the correlator, characterized in that, in order to increase the reliability of reception, signal processing units are introduced into it, the inputs of which are connected to the outputs of the corresponding correlators, the outputs of the signal processing units are connected to the corresponding third inputs of the comparator, each signal processing unit contains the first, second, third and fourth adders and the maximum signal selection unit, the outputs of which are connected to the corresponding inputs of the first mmators and with the outputs of the respective second adders, the first inputs of which are connected to the outputs of the respective third adders, the outputs of the first adders are connected to the first inputs of the fourth adders, the second inputs of the second and fourth adders are the reference inputs of the signal processing unit, the outputs of which are the output of the maximum signal selection unit and the outputs of the fourth adders, the inputs of the third adders are the inputs of the signal processing unit.

SU3709734/09A 1984-03-07 1984-03-07 DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE SU1255008A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU3709734/09A SU1255008A1 (en) 1984-03-07 1984-03-07 DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU3709734/09A SU1255008A1 (en) 1984-03-07 1984-03-07 DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE

Publications (1)

Publication Number Publication Date
SU1255008A1 true SU1255008A1 (en) 2004-05-27

Family

ID=60540221

Family Applications (1)

Application Number Title Priority Date Filing Date
SU3709734/09A SU1255008A1 (en) 1984-03-07 1984-03-07 DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE

Country Status (1)

Country Link
SU (1) SU1255008A1 (en)

Similar Documents

Publication Publication Date Title
CA2263676A1 (en) Symbol-matched filter having a low silicon and power requirement
FR2420792A1 (en) MULTIPLIER-ACCUMULATOR CIRCUIT
KR970031415A (en) Digital Amplifier Detector Using Digital Signal Processing Chip and Its Implementation Method
US4234930A (en) Interleaved binary coded signal translation device
FR2603719A1 (en) DEVICE FOR DETERMINING THE DIGITAL TRANSFORM OF A SIGNAL
US4559607A (en) Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals
SU1255008A1 (en) DEVICE FOR RECEPTION OF SIGNALS ON THE BACKGROUND OF AN ARBITRARY INTERFERENCE
SE9303689L (en) Interface circuit between four-wire line and two-wire line
FR2371734A1 (en) DIGITAL DATA PROCESSING SYSTEM, ESPECIALLY FOR SPACE SHIP
SU1333206A1 (en) DEVICE FOR RECEPTION OF DISCRETE INFORMATION SIGNALS
RU2001107046A (en) SEISMIC CORRELATION DIRECTOR OF OBJECTS
US6408017B1 (en) High speed demux parallel correlator system
SU1198536A1 (en) Digital extrapolator
SU1495998A1 (en) Code converter
KR100448089B1 (en) Digital audio interface unit, enabling a simple hardware configuration and a reduction in a chip area during integration
RU1795452C (en) Modulo-three adder
SU1372624A1 (en) Code converter
SU760112A1 (en) Device for determining abscissa of mutual correlation function maximum
SU652717A1 (en) Device for multichannel transmission of binary information
SU822175A2 (en) Series-to-parallel code converter
SU993280A1 (en) Correlation device
SU1325707A1 (en) Code converter
SU1003076A1 (en) Binary adder
KR930014281A (en) Universal Digital Signal Processing System
JPS6066176U (en) Clamp level control circuit