SU1251292A2 - Программный генератор - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Предназначено дл  получени  программно управл емь1х модулированных и немодулированных высокочастотных колебаний, низкочастотных сигналов и посто нных напр жений. Может быть использовано в автоматических информационно-измерительных системах, в автоматических системах б а S ел (пА ho rv9 o

Description

управлени  и св зи. Явл етс  дополни тельным к авт.ев, № 873388. Цель нзобретеии  - повьшю.ние стабильности выходных параметров генератора. Дл  дости сени  поставленной цепи в известное устройство наведены преобразователь (П 55 га.рмонт иески; колебаний в посто нное напр жение,, П 56 импульсных сигналов в посто инс напр жениеJ П 58 посто нного напр - женн  в цифровой код П 60 частоты в цифровой код, П 61 фазового сдвига в цифровой код 5 второй аттенюатор 17 сигналов синусоидальной формы третий 545 четвертый 57 и п тьш 59 управл емые переключатели, микропроцессор 62, блок 66 cHirtxpouHsauHH,;

Изобретение относитс  к импульсной технике 5 предназна емо дл  получени  программно управл емых модулированных к немодулированных вьюо- кочастотных () колебаний, низко- частотньп: (НЧ) сигналов   посто нных напр жений и может быть использовано в автоматических информацноыно изкеритель 1ых системах, в автоматшпзс

ких системах управлени  и св зи , в автоматизированные системах контрол  электротехнической и радиоэлектронной аппаратуры, тл  вл етс  усовершенствованием устройства по основноку авт,св.№ 873388.

Цель изобретени  - гювьт ег ше стабильности выходных параметров генератора .

На чертеже предстсшлена функциональна  схема програгвдного генератора .

Устройство содержи:т низкочастот- ньш задающий блок 1, вырабатывающий низкочастотные синусоидальные колебани , в который вход т первьш,, :i3To- рой преобразователи 2,3 код-емкость первый второй преобразователи 4,5 код-сопротивление5 усилитель б низкой частоты, инвертир1,тощг-й вход которого заземленJ а неишзертируюш,ш вход через последовательно соединенные преобразователи 2 н 4 соединен с преобразовател ми 3,5 и с выхб , 64 пам ти прот рамм и блок 65 ввода В соответствии г заг исанны- ми в регистрах пам ти блока 63 цифро кодами с выходных шин 67,68 сн;имаютс  модулированные и немодулированные высокочастотные колебани  соответственно, с шины 67 - мощные высокочастотные колебани , с гаины 68 - ослабленные., стабилизированные по амплитуде и частоте высокочастотные колебани ; с выходных тин 69, 70 - стабилизированные по амплитуде , частоте и фазе установленной амплитуды низкочастотные и высокочастотные сигналы в различных сочета н Hytx . ил .

0

дом усилител  6 высокочастотный за .ца тав;ий блок 7,, вырабатываюигий высокочастотные синусеидгшьные колебани  и осу1цествл гощ1те модул цию иысоко- ч стотнь(Х колебаний низкочаптотньми сигналами, содержа1днй преобр зова- талъ 8 код-емкость, преобразо атель 9 код-индуктивность. усилитель 10 высокой частоты и блок 1I модул ции н усилени  мощности, причем преобразователь 8 код-емкость, преобразователь 9 код-индуктивность и усилитель 10 высокой частстьз образуют зысокочастотную автоколебательную системуэ выполненную по индуктивной трехточечной схеме, вход и выход преобразовател  8 код-емкость соединены с входом и выходом преобразовател  9 код-индуктивность, средний отвод которого заземлен, Н подклшче- ны к входу и выходу усилител  10 высокой частоты. Ус:нлитель 10 высокой частоты подключен своим входом к высокочастотному входу блока 11 мо- дул ци;и к усилени  мощности, первый уйравл емый переключатель 12, первый; вход которого св зан с выходом усилител  6 5 второй управл емый переключатель 3 выход которого соединен с входом блока 1 модул ции и усилени  мощности, аттенюатор 14 высокочастотных колебаний, содержащий преобразователь 15 код-сопротивление и посто нный резистор 16, вы3

ход блокл 11 модул ции н усилени  мощности соединен с входом преобразовател  15 код-сопротивление аттенюатора 14 высокочастотшзгх колебаний , подключенного споим выходом к второму входу управл емого переключател  12, аттенюатор 17 сигна.ао синусоидальной формы, содержащий преобразователь 8 код-сопротивлени и посто нный резистор 19, фазовра- щатель 20, содержащий последовательно соединенный квадратурный расщепитель 21 фазы, коммутатор 22 квадратов , первый, второй выходы которого соединены соответственно с преобразовател ми 23 и 24 код-напр жение , выходы которых св заны соответственно с первым, вторым входами суммируюпего каскада 25, формирователи 26,27 пр моугольных импульсо типа меандр, причем входы преобразовател  18, квадратурного расщеплени  21 фазы, формировател  26 соединены с выхо/хом управ. г емого переключател  12, а вход формирова- тел  21 - с выходом суммирующего каскада 25 и с входом второго аттенюатора 28 сигналов синусоидальной фо.рмы, содержащего преобразователь 29 код-сопротивление, к выходу кото рого подключен посто нный резистор 30, коммутаторы 31,32, выходы которых соответственно соединены с первым и вторым входами управл емого переключател  13. Выходы формирова- телей 26,27 импульсов пр моугольной формы типа меандр через аттенюаторы 33,34 импульсов пр моугольной формы, состо щие из преобразователей 35,36 код-сопротивление и пос- то нных резисторов 37, 38, соединены с первыми входами коммутаторов 31 , 32 и с первым, вторым входами сумматора 39 импульсов.

Одновременно выходы формировате- лей 26,27 импульсов пр моугольной формы типа меандр через первую, вторую дифференцирующую цепь 40,41 соединены с входами первого, второго формирователей 42,43 импульсов пилообразной формы, выходы которы 1; через первый, второй аттенюаторы 44,45 импульсов пилообразной формы, состо щие из преобразователей 46, 47 код-сопротивление и посто нных резисторов 48, 49, соединены с вторыми входами коммутаторов 31,32. Первый и второй выходы сумматора 39

2924

импульсов, назначение которого состоит в суммировании сдвинутых по фазе импульсов пр моугольной формы типа меандр и в получении на сво- ITX нагрузках импульсов ступенчатой формы различной длительности и пол рности, соединены с третьими входам1{ коммутаторов 31,32 и одновременно соединены с входами первого , второго ограничителей 50,51 пол рности , предназначенные д.п  преобразовани  импульсов ступенчатой формы в и -тульсы пр моугольной формы различной длительности и ггол рности Выход ограничител  50 пол рности содинен с входом первой фильтрующей цепи 52 и с четвертым входом коммутатора 31, а выход второго ограничител  51 пол рности соединен с входо второй фильтрующей цепи 53 и с четвертым входом коммутатора 32. Назначение фильтрующих цепей 52, 53 состоит в преобразовании импульсов пр моугольной формы в посто нное напр жение. Выходы фильтрующих цепей 52, 53 соединены с п тыми входами коммутаторов 31, 32.

Первый, второй, третий входы третьего управл емого переключател  54 соединены соответственно с выходом преобразовател  15 код-сопротивление аттенюатора 14 высокочастотных колебаний и с выходами коммутаторов 31, 32. Первый, второй, третий выходы управл емого переключател  54 подключены к входам преобразовател  55 гармонических колебаний в посто нное напр жение, преобразовател  56 импульсных сигналов в посто нное напр жение и к первому входу четвертого управл емого переключател  57, соединенного вторым, третьим входами с выходами преобразовател  55 гармонических колебаний в посто нное напр жение и преобразовател  56 импульсных сигналов в посто нное напр жение. Выход управл емого переключател  57 соединен с входом преобразовател  58 посто нного напр жени  в цифровой код. Первый, второй входы п того управл емого переключател  59 соединены с выходом преобразовател  15 код- сопротивление аттенюатора 14 высокочастотных колебаний и с выходом коммутатора 31, а его выход подключен к входу преобразовател  60 частоты в цифровой код.

Входы преобразовател  61 фазового сдвига Е цифровой код соединены с вь ходами коммутаторов 31 и 32, Выходы преобразовател  58 посто нного напр жени  н цифровой код преобразовател  60 частоты Е цифровой код и преобразовател  61 фазового сдвига в цифровой код соединены с входами микропроцессора 62,, взаимосв занного шиной адреса (), ти-- ной управлени  (ЩУ) и -линой даннык (ШД) с блоком 63 регистров пам ти, с блоком 64 пам ти программ и с блоком 65 ввода. Синхронизирующий вход, микропроцессора 62 соединен

с выходом блока 66 синкронизацмн.

I

Управл ющие входы преобразователей

25 3, 4, 5, 8, 9, 15, 18, 23, 24, 29, 35, 36-, 46, 47, управл емых переключателей 2, 13, 54, 57,, 59, коммутатора 22 квадрантов и коммутаторов 31э32 соединены с соответствующими выходами блока 63 регистров пам т

Микропроцессор 62 содержит регистр команд, дешифратор команд ycT ройство управлени , рет лстры общего назначени  (РОНы,1 ; указатель стека, счетчик команд, регистр адреса, арифметическо-логическое устройство ( А.ИУ 5 регистр признаков,, аккумул тор I интерфейс. Регистр команд предназначен дл  временного хранени  кo aIщы5 выбранной из блока 64 пам ти программ. Дешифратор команд преобразует код команды в нуж ггуго последовательность сигналов управлени . Устройство управлени  обеспечивает взаит юдействие различных: блоков микропроп,ессора и взаимосв занных с Hi-M узлов генератора. Регистры общего назначени  предназначены дл  хранени  считанных циф|ровых Кодов, подлежащих обработке Е: арифметичес- ко-логическом устройстве. Указатель стека определ ет адрес тех  чеек пак5 ти в стеке, в которых хранр;тс : ну алш адрес возврата из подпрограммы ввода данных в программу обработки вводимых данньп-с. Счетчик команд предназначен ,дл  управлени  очередностью считывани  команд из блока 64 пам ти программ он хранит адрес команды, котора  должна выполн тьс  непосредственно за текущей командой Pei HCTp адреса предна;)начен дл  хранени  адресов пам ти в течение

0

5

0

времени, которое требуетс  дл  Ч х декодировани  .Арифметическо-ло- гическое устройство осуществл ет арифемтические и логические опера- iiKv, над, цифровымрг кодами.

Регистр признаков со,держит ин- формшдию о результатах вычислений, произведенных в fJW, в частности признак знака. Аккумул тор предназначен дл  хранени  тдафровы с кодов,  вл ющиес  результатом проведенных н ЛЛУ операций. Интерфейс обеспечивает сопр жеггие между блоками микро-процессора и его сопр жение с взаи- мосв ззлными с ним узлами генератора .

Блок 63 регистров пам ти  вл етс  оперативным запоминающим устройством , в состав которого входит набор собранньш на статических триггерах регистров пам ти, предназначенных дл  воспри ти  записываемых По соответствующим адресам двоичных кодов установки значений параметров элементов генератора и характеристик выходных сигналов, дл  хранени  этих кодов, дл  воздействи  этими кодами на преобразователи 2 3,, 4}

8, 9,

i J

L 23, 24, 29, 35,

0

0

5

46,, 47, управл емое переключит ели 12 „ 13,, 54, 57, 59s коммутаторы 22, 31, 32 и дл  создани  детерминиро- 1эанных изменений установленных параметров и характеристик 5 автоматически измен емых пропорционально запи- сываем1|ГМ в регистры пам ти цифровым кодак. Кроме того, в блоке 63 расположены регистры пам ти, используемь е 3 качестве стека, в котором хран тс  адреса возврата из -подпрограммы з ода данных в программу обработки ; здодимых данных.

Блюк 64 пам ти программ представл ет собой посто нное запоминающее . устройство, в нем ззписанъ размещен- Hbie по соответствующим адресам пос- ,педовательности команд, составл ю- ш,ие подпрог-рамму ввода данных и пpoгpaJ-I fy обработки вводимьгс дан- н:ьп.

BJEOK 65 ввода обеспечивйет ввод ,:тэ.нных в блок 63 регистров пам ти по вырабатываемому им сигналу Прерывание, подаваемому по шине управлени  на вход микропроцессора 62,

Блок 66 синхронизации вырабатывает стабилизированные по частоте кварцевым резонатором высокочастотные т пульсы пр моугольной , сдвинутые по фазе на 180-. Эти импульсы  вл ютс  тактовыми сигнрлта ми, синхронизирующими работу микропроцессора 62 и взаимосв занных с ним блока 63 регистров пам ти, блока 64 пам ти программ , блока 65 .ввода и в целом всего генератора. Генератор также содержит выходные шины 67-72.

Программный генератор работает следующим образом.

Вначале производитс  запуск программного генератора, при этом микропроцессор 62 устанавливает сигнал запроса данных в нуль и по вырабатываемому блоком 65 ввода сигналу Прерывание, подаваемому по шине управлени  на вход микропроцессора 62, из блока 64 пам ти программ производитс  выборка команд, образующих пoдпpoгpaм fy ввода данных.

По этой подпрограмме исходные данные управлени  генератором, считываемые , например, с перфоленты и вводимые через блок 65 ввода, за- письшаютс  по соответствующим адресам в регистры пам ти блока 63. Таким образом, на триггерах регистров пам ти блока 63 записываютс  цифровые коды установки емкостей, шздуктивностей и сопротивлений преобразователей 2, 3, 4, 5, 8, 9, 15, 18, 29, 35, 36, 46, 47 код- ем кость, код-индуктивность, код-сопротивление , установки ypOBHeli напр жений преобразователей 23,24 код- напр жение, управлени  управл емыми переключател ми 12,13,54,57,59, коммутатором 22 квадрантов и коммутаторами 31, 32.

В .результате в низкочастотном задающем блоке 1 устанавливаютс  определенной амплитуды низкочастотные синусоидальные колебани , которые подшотс  на первый вход а управл емого переключател  12. Одновременно в высокочастотном задающем блоке 7 устанавливаютс  определенной амплитуды высокочастотные синусоидальные колебани , которые подаютс  на выходную шину 67 и на вход преобразовател  15 код-сопротивление аттенюатора 14 высокочастотных колебаний , подключенного своим входом к

S12928

выходной шине 68 и к второкту входу В управл емого переключател  12. С выхода управл емого переключател  12 низкочастотные или высокочастот- 5 ные колебани  .подаютс  на вход преобразовател  18 код-сопротивление аттенюатора 17 сигналов синусоидальной формы, на вход квадратурного расщепител  21 фазы фазовращател  20, О а также на вход формировател  26 импульсов пр моугольной формы типа меандр.

На выходе преобразовател  18 код-сопротивление снимаетс  установ- 15 ленный амплитуды синусоидальной формы сигнал, который поступает на вход коммутатора 31. На выходе суммирующего каскада 25 фазовращател  20 снимаетс  другой синусоидальной 20 формы сигнал, сдвинутый относительно первого сигнала на определенный фазовый угол. Этот сигнал подаетс  на вход формировател  27 импульсов пр моугольной формы типа меандр 25 и на вход преобразовател  29 код- сопротивление аттенюатора 28 сигналов синусоидальной формы, а оттуда на вход второго кoм ryтaтopa 32. С выходов формирователей 26, 27 сдви- 0 нутые по фазе импульсы пр моугольной формы типа меандр через аттенюаторы 33, 34 импульсов пр моугольной формы подаютс  на входы сумматора 39 импульсов и на входы коммутато- 5 ров 31,32. Кроме того, эти импульсы через дифференцирующие цепи 40, 41, преобразующие их в остроконечные импульсы положительной пол рности (и myльcы отрицательной пол рности 0 закорачиваютс  параллельно подключенными , полупроводниковыми диодами ), подаютс  на входы формирователей 42, 43 импульсов пилообразной формы.С выходов формирователей 42, 5 43 сдвинутые по фазе импульсы пилообразной формы после прохождени  через аттенюаторы 44, 45 импульсов пилообразной формы поступают на входы коммутаторов 31, 32 и на вы- 0 ходные шины 71 и 72.

На выходах сумматора 39 импульсов образуютс  сдвинутые по фазе импульсы ступенчатой формы различной дли- тельности и пол рности, которые поступают на входы коммутаторов 31 , 32, одновременно поступают на входы ограничителей 50,, 51 пол рности. На выходе ограничителей 50, 51 пол ркости сдвинутые по фазе икп гуль- сы ступенчатой форм1з1 преобразугатс  в сдвинутые по фазе импульсы пр моугольной различной длительности и пол рности. С выхода первого ограничител  50 пол рности пр мо-- уг ольньге импульсы положительной пол рности подаютс  на вход фильтруй- щей цепи 52 и на вход первого котлу- татора ас выхода ограничител  55 пол рности пр моугсльныв ш-туль- сы отрицательной пол рности подаит- с  на вход второй фильтрующей цепи 53 и ка вход коммутатора 32. Образующеес  на выходе фшльтрующей цепи 52 посто нное напр жение положительной пол рности подаетс  на вход коммутатора 31, а образующеес  на выходе фильтрующей цепи 53 посто нное напр Уиение отрицательной пол рности подаетс  на вход ко№--г/татора 32 выхода . С выходов комт-гутаторов сигна,пы поступают на первый и второй входы унранп емого переключател  13 и одновременно на выходные шины 69, 70.

Одновременно сигналы, снимаемые с выходных шин 69.70; подаютс  на входы преобразовател  б фазового сдви- га в цифровой коДз сигналы., с ршае- мъте с выходных шин 685 69 и 70 „ подаютс  на входы управл емого переключател  5А J а сигналь,. сн -1маемы:е с выходных шин , подаютс  на входы управл емого переключател  . 59.

После запуска генератора и уста новлени  сигналов на его вькодных гнездах производитс  стабкл11заци  параметров выход1-1ЫХ сигнапов, котора  осутцествл етс  следующим образом .

Пусть, напргечер, на выходной тине 68 осз-тдествл етс  съем стабилизированных по амплитуде и частоте высо-- кочастотньгх колебани :, а на выход- рпнтах 69 и 70 производитс  съеу. стабилизированных по амплитуде, частоте и фазе сдвинутых по фазе ни:-з- кочастотньгк и тулъсов пр моугольной формъ типа меандр. В этом случае записаннъп- Ш в регистрах пам ти блока 63 1а1фровьгми кодами вход и управл емого переключател  12 соединен г его ВЫХОДОМ; вход ког-п утатора 31 выхода соединен с его выходом у вход коммутатора 32 эькода соединен с его выходом, вход -упраэл емого

е .

10

ts

20

25

292 .К)

переключател  54 соединен с его выходом g вход управл емого переключател  57 соединен с его выходом, вход управл емого переключател  59 соег- дмнен с его выходом.

Поскольку подпрограмма ввода данных уже завершена; то через посредство указател  стека из стека в счетчик команд заноситс  адрес первой команды программы обработки вводимых данных,, По выбранной из блока 64 пам ти программ команде производитс  считьгаание цифрового кода, записанного в регистре пам ти 63, св - занньм с преобразователем 15 код-сопротивление , аттенюатора 14 высокочастотных колебаний и цифрового кода, полученного на выходе преобразовател  58 гюсто кного напр жени  в цифровой код, Считаннь е цифровые ходы записываютс  в регистры общего назначени  микропроцессора 62 к в АЛУ осуществл етс  вычитание считанных цифровых кодов. Полученный результат помещаетс  в аккмул - тор и суммируетс  в АЛУ (с учетом пЬлученного знака) с записанным s РОНе первоначальным цифровым кодом считанным с регистра блока

0 63, св занного с преобразователем 15 код-сопротивление. Полученный откорректированный код з;шисьтаетск по соответствующему адресу вместо первоначального цифрового кода, коррекк тиру  устаковленное значение преобразовател  5 код-сопротивление.. Затем по команде из блока 64 пам ти программ осуществл етс  считывание цифрового кодаз записанного в

jO регистре пам ти блока 63, св занным с преобразователем 8 р;од-емкость высокочастотного задакзцего блока 7 и цифрового кода; полученного на ныходе преобразовател  60 частоты в

rj цифровой код. Считанные щфровые коды записываютс  в регистры общего т азна гени  микропроцессора 62 и в AJD осуществл етс  вычитание считанных цифровьЕХ кодов, полученный результат помещаетс  в aккy ryлктop и суммируетс  в AJTY (с учетом полу- -енного знака) с записанным в РОНе первоначапьным цифровым кодом, считанным с регистра пам ти блока 63, св занного с преобразователем 8 код-емкость. Получе нъгй откорректированный код занисьшаетс  но соот- ветствугацему ад;ресу вместо перво-

50

5Ь

начального цифрового кода, корректиру  установленное значение преобразовател  8 код-емкость.

После этого из блока 64 пам ти программ считываетс  команда, по которой цифровыми кодами на соответствующих регистрах пам ти блока 63 производитс  подключение входа управл емого переключател  54 к его выходу и входа управл емого пере- ключател  59 к его выходу.

Затем по команде из блока 64 пам ти программ производитс  считывание цифрового кода, записанного в регистре пам ти блока 63, св занным с преобразователем 35 код-сопротивление аттенюатора 33 импульсов пр моугольной формы и цифрового код полученного на вькоде преобразовател  58 посто нного напр жени  в цифровой код. Считанные цифровые коды записываютс  в регистры общего назначени  микропроцессора 62 и в АЛУ осуществл етс  вычитание считанных цифровых кодов, полученный ре зультат помещаетс  в аккумул тор и суммируетс  в АЛУ (с учетом полученного знака) с записанным в РОНе первоначальным цифровым кодом, считанным с регистра пам ти блока 63, св занного с преобразователем 35 код-сопротивление. Полученный откорректированный код записываетс  по соответствующему адресу вместо первоначального цифрового кода, коррек- тиру  установленное значение преобразовател  35 код-Сопротивление. Следующим зтапом по команде из блока 64 пам ти программ производитс  считьшание цифровых кодов, записан- ных в регистрах пам ти блока 63,св занных с преобразовател ми 4,5 код- сопротивление низкочастотного щего блока 1 и цифрового кода, полученного на выходе преобразовател  60 частоты в цифровой код. Считанные цифровые коды записываютс  в регистры общего назначени  микропроцессора 62 и в АЛУ осуществл етс  поочередное вычитание из первого и второго считанных кодов третьего считанного кода, полученные результаты помещаютс  в аккуь.ул тор и суммируютс  в АЛУ (с учетом полученных знаков) с записанными в РОНах первым и вторым считанным кодами. Полученные откорректированные коды записываютс  по соответствующим

адресам вместо первоначальных тптф- ровых кодов, корректиру  устанор.пеп ные значени  преобразователей 4,5 код-сопротивление,

Затем из блока 64 пам ти програм считываетс  команда, по которой циф poBbw кодом ка соответстпугацем регистре пам ти блока 63 производит подключение входа управл емого переключател  54 к его выходу. После этого по команде из блока 64 пам ти программ производитс  считывание цифрового кода, записанного в регистре пам ти блока 63, св занным с преобразователем 36 код-сопротивление аттенюатора 34 импульсоп пр моугольной форм111 и цифрового кода , полученного на выходе преобразовател  58 посто нного напр жени  в цифровой код.Считанные цифровые коды записываютс  в регистры общего назначени  микропроцессора 62 и в АЛУ осуществл етс  вычитание считанных ьщфровых кодов, полученный результат помещаетс  в аккумул тор и суммируетс  в АЛУ (с учетом полученного знака с записанным в РОНе первоначальным цифровым кодом, считанным с регистра пам ти блока 63, св занного с преобразователем 36 код-сопротивлени Полученный откорректированньп-1 код записываетс  по соответствующему адресу вместо первоначального цифрового кода, корректиру  установленное значение преобразовател  36 код-соп ротивлен-ие.

Наконец по команде из блока 64 пам ти программ производитс  считывание цифровых кодов, записанных в регистрах пам ти блока 63, св занных с преобразовател ми 23, 24 код-напр жение фазовращател  20 и цифрового кода, полученного на выходе преобразовател  61 фазового сдвига в цифровой код. Считанные цифровые коды записываютс  в регистры общего назначени  микропроцессора 62, и в АЛУ осуществл етс  поочередное вычи- тание из первого и второго считанных кодов третьего считанного кода, полу результаты помещаютс  в аккумул тор и суммируютс  в АЛУ (с том полученнь х наков) с записапшлми в РОНах первым и вторым считанными кодами. Полученные откорректированнь е коды записываютс  по соответствующим адресам вместо первоначальных цифровых кодов, корректиру  уставовn

.Г1енгш1е значени  ираобра юпа-се-пай 2 Т и 24 код 1чалр кен}- е.

Рассмотраин ле прот1;еспы корвакт гpOBK i циклически ПО в or,;iV)T СЯ К 

прот жет-ип всего интервала opeMeirn требующегос  дл  зьща -га си налсп г втиходгтых ыин 68, о9 и 70 Дл  го записаи 1ые п -ОН х лервона чапь- иые :ифроные коды., с;г ит;:: --лые с jje- г тстроп п   т1т: блока 63, с  за пгьк с преобразопател -мл. зн чеил  рых корректкр1 10 :-с ., сох ран ютс  и них ка прот жет ии всего f p&MSim С7оема выходн гх сигналов и чсп олъ- зуютс  в кгтчес гпе orropr::r-:X прт1 корректл|эовк( параметрог слтлгало ,, С1-л1маемьпс в ачч:; врем  с r;;,ixor. пин 68, 69 и 70,,

В результ ате с вь:хо; о:ой ;1:( ППз1 58 осуществл е пу   ст-,ем стабштизироваи- ных по , и частот е  - сотсо - частотиьгх ко5 ебапкй„ а г иы-хо,;Ц1Ъ1х шин 69 ;-; 70 осу цсствл, е : с,  стабилизированных по ai- i/ja-i ryr,;, частоте ); фазе слв--1 - У ы;, по фазе

съем с выходных иж-:: оУ ;: /и с гаГм ,г(изированиых ло ,г м;т; у г.е ,, час ,го - о и фазе сд,зннутьпч по фаз, с гчалп : ,цруг их форм частот ., п тагоке ста- билиз1-шо:йаит ь Х ::о ,г;с вмходн1хх поото т ных налэ жеул:.

При , ь с,пучае о абчлизации а;uuiHTyiujJ слп-алог С Л-ус оид , формьц снимаемьге с ь;хо,1 атой шинб t j вход первот о : о: №,;ут;;тор; 31 с-ое,11; -- -1ен с ет О вьг хлцом; вход у(го,ав,11 екО го пере1;,лючателг; сэ t:,JXT;iGi-T с кг о выходом, вход ;,чтра,влдсгого ттсре ключател  57 сосгд ан с его дом и ocyiii;ecTB,iin етс  Koia:ie-стировка ЗЕ ачсни  преобразов.рте,гг  8 код- солротивлеттие; ,

При CTa6Hjtii3 ai piM й,млJЯiтyдьr скгл ЛОВ СИКуСОИП;аЛ Ь ЯОЙ .-,, ,дной 70, Bxo,t;, xo :yтa- тора 32 соедпнан с вьга:одоМ; П7СОД угуразл еноге пео кз узчатсил 5 соедитгегт с его зыхо,дом 0 :уп-ествлг етс  корректтфо вк  ав а-гс-лги  rfpaoR-- разовател  29 ко -сов Г1О ивтто1тие .

При стабл изалик амапи у,г:,г TfN,rny,abcoB т(шюобраз:ной ciopi -rh ., мьпс с выходкой гпинь 69, Bnixoj i; ком-- мутатора 31 соелинги с БЬ;ходо -г пход упра ,д емово г;е р: л оч атэ,

14

с-оедииен с его выходом, вход управ- ,;  емого дереключ тел  57 соединен с его выходом и ослпествл етс  корректировка значени  преобразовате- ,   fj.b код-сопротивление.

При стабилизации амплитуды -1мпул сов пилообразной формы, снимаемых с выходной 70 5 вход коммутатора Н2 соедигчен с его выходом, вход удра,вл емо1 о перею почател  54 сое- , с его вьжодом к осуществл етс корректировка значени  преобразовател  4, код-сопротивление,

При стабилизации величины положи Te,JtbHiiix посто нных напр жений, сни- маеь.фчх с вьг -:одной lumm 69. выход ког. мутатор  31 соединен с его вы- ходом, Bxo,;i угт-р/авл екого переключат п  5/-, соединен с С го выходом, вход управл емого переключател  57 соединен с er,;i выходом и осуществл етс корректт-ровка значени  преобразоват , Я ЗЬ код-сопротивление.

При С абилизации величины отри- г.татеЛЕ. т-.-;с посто ннъгх напр женг-ш, с пимаемьк с выходкой щины 70, вход ког.-п- утатора 32 соединен с его выходом ., вход управл емого переключатл  54 с, с С:го выходом и осу- ш,зств,д етсл корректировка -лчачени  npao6pa3OBaTejm 36 код-сопрот ивлени

высокочастотных сигналов с вьп1ОД11ь:х шкн 69 и 70 вход S управл емого переключател  12 еое- ,п,лнен с аг о выxoдo i,

При с-Е.еме высокочастотных коле- папий с выходт гх шин 67 и 68, моду- ,дировап::5 ых низкочбстотныг тн сигнала- ЛИ; сни;чаемЕ тнн с выходной шины 69., -ход управл емого переключател  13 соединен с его ььгходом, а при моду- ,;: ции сигнш1ами, снимаемыми с выходной шины 70, выход управл емого перетслю -гател  13 соединен с его входоьт,

Таким образом, в соответствии с запиг анкыми в регистрах пам ти блока 63 дифровы1 1и кодами с выходных шин 67 и 68 снимаютс  модулированные и 1-I.&мо, г,у- 1ирова,нные высокочастотные ко- ггеба ги  соответственно с ии ты 67 - , высокочастотные ко,пебани  и с типы 68 - ослабленные 5 сгабилкзи- ::оваиные по амплитуде и частоте, вы- г;окочастоные колебани .

На выходах коммутаторов 3 и 32 с пыхо/дньгх ;пин 69 и 70 снимаютс  ста- блди -ированные по амплитзще j часто15

те и фазе установленной амплитуды низкочастотные и высокочастотные сналы в следующем сочетании: либо сдвинутые по фазе сигналы синусоидальной формы, либо сдвинутые по фа:3е импульсы пр моугольной формы типа меандр , либо сдвинутые по фазе импульсы ступенчатой формы ра личной длительности и пол рности; либо сдвинутые по фазе импульсы . пр моугольной формы разл1-гч1-1ой длительности и пол рности; либо сдвинутые по фазе импуль сы пилообразной формы; либо люба  комбинаци  из двух вырабатываемых генератором сигналов различной формы.

Кроме того, с выходных шин 69 и 70 снимаютс  стабилизированные по величине посто нные напр жени  различной величины и пол рности,

В случае использовани  импульсов пилообразной формы дл  запуска разверток двухлучевого осциллографа и одновременной выдачи двух контрольных сигналов с выходных шин 69 и 70 в программном генераторе предусмотрены дополнительные выходы сигналов пилообразной формы с шин 71 и 72.

Claims (1)

1. Формула изобретени 

   Программный генератор по авт. св. № 873388, отличающий- с   тем, что, с целью повышени  стабильности выходных параметров генератора, в него дополнительно введены преобразователь гармонических колебаний в посто нное напр жение , преобразователь импульсных сиг налов в посто нное напр жение, преобразователь посто нного напр жени  в цифровой код, преобразователь частоты в цифровой код, преобразователь фазового сдвига в цифро- вой код, второй аттенюатор сигналов синусоидальной формьт, третий, четвертый и п тый управл емые переключатели , микропроцессор, блок синхронизации , блок пам ти программ и бло ввода, пе рвый, второй, третий входы третьего управл емого переключател  соединены соответственно с выходом иттенюатора высокочастотных колебаВНИИПИ Заказ 4i24/56

   Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

   з Ю 5

   /о

   5

   O

   5 о 5 0

   НИИ, с выходами первого и второго KONfMyTETopoB, а его первый, второй, третий выходы подключены соответственно к входам преобразовател  гар- могчических колебаний в посто нное напр жение, преобразовател  рп шульс- ных сигналов в посто нное напр жение и к .первому входу четвертого управл емого переключател , второй третий входы которого соединены соответственно с выходами преобразовател  гармонических колебаний в посто нное напр жение и преобразовател  импульсных сигналов в посто нное напр жение, выход четвертого управл емого переклю ател  соединен с входом преобразовател  посто нного напр жени  в цифровой код, первый, второй входы п того управл емого переключател  соединены соответственно с выходом аттенюатора высокочастотных колебаний и с выходом первого коммутатора, а его выход подключен к входу преобразовател  частоты в цифровой код, первый, второй входы преобразовател  фазового сдвига в цифровой код соединены соответственно с выходами первого и второго коммутаторов, выходы преобразовател  посто нного напр жени  в цифровой код, преобразовател  частоты в цифровой код и преобразовател  фазового сдвига в цифровой код.соединены с соответствующими входами микропроцессора, вход фазо- врагдател  соединен с выходом первого управл емого переключател , а вход и выход второго аттенюатора сигналов синусоидальной формы соединены соответственно с выходом фазовращател  и с п тым входом второго коммутатора, управл ющие входы второго аттенюатора сигналов идапьной формы, третьего, четвертого и п того управл емых переключателей соединены с соответствующими выходами блока регистров п9.м ти, шины адреса данных и управлени  микропроцессора соединены с соответствующими  гинами блока ввода, блока пам ти программ, блока регистров пам ти, выходы блока синхронизации соединены с соответствующими входами микропроцессора.

   Тираж 816 Подписное