SU1247771A1 - Цифровой частотомер - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике. Может быть использовано дл  измерени  частоты и периода исследуемого, сигнала с повышенной точностью и помехоустойчивостью . Целью изобретени   вл етс  повьпиение точности и помехоустойчивости измерени  частоты и периода исследуемого сигнала без увеличени  времени измерени . В устройство, содержащее генератор образцовой частоты 14, формирователь импульсов 1, делитель частоты 3, реверсивный счетчик 5, сумматор 10, регистр пам ти 11, индикатор 12, счетчик 13, введены формирователь импульсов 1.5, схемы И 2, 6, 8, триггер запуска 7, триггер управлени  4, дешифратор 9, что позволило достигнуть поставленную цель. После поступлени  на реверсивный счетчик 51-го импульса, сигнала состо ние регистра (РП) пам ти 11 будет увеличиватьс  на i с каждым импульсом, поступившим от схемы И 8.- При поступлении импульса сигнала под номером 2п/3 реверсивный счетчик 5 будет переведен в режим вычитани . В результате и содержимое РП будет увеличиватьс  с меньшим весом. При поступлении на реверсивный счетчик 5 п-го импульса исследуемого сигнала он установитс  в нулевое состо ние и содержимое РП не будет измен тьс . 1 ил. Q О) |

Description

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  измерени  частоты и периода исследуемого сигнала с повышенной точностью и помехоустойчивостью .

Целью изобретени   вл етс  повышение точности и помехоустойчивости измерени  частоты и периода исследуемого сигнала без увеличени  времени измерени .

На чертеже представлена структурна  схема частотомера.:

Устройство содержит первьй формирователь 1 импульсов, первую схему Й2, делитель 3 частоты, триггер 4 управлени , реверсивньй счетчик 5, вторую схему И 6, триггер 7 запуска, третью схему И 8, дешифратор 9, сумматор 10, регистр 11 пам ти, индикатор 12, счетчик 13, генератор 14 образцовой частоты, второй формирователь 15 импульсов.

Первый формирователь 1 т-мпульсов, вход которого  вл етс  входом частотомера , через последовательно соединенные первую схему И 2, делитель 3 частоты и триггер 4 управлени  подключен к управл ющему входу реверсив Иого счетчика 5 и одновременно через вторую схему И 6 соединен с суммирующим входом реверсивного счетчика,, второй вход второй схемы И 6 соедине с вторым выходом делител  3 частоты, а второй вход первой схемы И 2 подключен к выходу триггера 7 запуска и одновременно к первому входу третьей схемы И 8, а первый вход триггера 7 запуска подключен к входу запуска частотомера, второй вход триггера 7 запуска соединен с вькодом дешифратора 9, вход которого подключен ,к выходу реверсивного счетчика 5 и одновременно через последовательно со-- единенные сумматор 10, регистр 11 пам ти подключен к индикатору 12 и второму входу сумматора 10, второй выход которого .через счетчик 13 соединен с вторым входом индикатора 12, а генератор 14 образцовой частоты через второй формирователь 15 импуль сов подключен к второму входу третье схемы И 8, выход которой соединен с вторым входом регистра 11 пам ти.

Устройство работает следующим образом.

Входной сигнал, период которого необходимо;измерить, поступает на первьй формирователь 1, на выходе ко

0

торого образуетс  поток импульсов, соответствующих моментам перехода сигнала через нулевой уровень с положительной производной. Эти импульсы поступают на вход схемы И 2. Одновременно на вход схемы И 8 поступают импульсы с выхода второго формировател  15 импульсов, на вход которого поступает сигнал от генератора 14 образцовой частоты. По сигналу запуска триггер 7 запуска переводитс  в единичное состо ние, которое воздейству  на схемы И 2 и 8, выполн ющие функции ключей, раз решает прохождение

5 сформированных сигналов в последующие цепи. Триггер 4 находитс  в исходном состо нии 1, которое включает реверсивньй счетчик 5 в режим суммировани  и открывает ключ, выпел20 ненньй на схеме И 6. Импульсы сигнала с выхода формировател  1 поступают через открытую схему И 2 на вход делител  3 частоты. На первом выходе делител  по вл ютс  импульсы через п/3, а на второй выход Поступают

25

0 Л

5

0

5

5

импульсы с периодом повторени , соответствующим времени коррел ции случайного процесса, присутствующего на входе измерител , и дл  случа 

TX каждьй импульс входного сигнала поступает через открытую схему И 6 на суммирующий вход реверсивного счетчика 5. Первьй же импульс входного сигна/ia устанавливает реверс ш- ньй счетчик в состо ние 1, которое действует на входе сумматора 10. Первьй импульс, сформированньй в формирователе .15 от сигналов генератора. 14 образцовой частоты, прошедших через от- крытую схему И 8 после импульса сигнала ,обеспечивает запись в регистр 11 пам ти результата суммировани  состо ни  реверсивного счетчика 5 с кодом регистра 11. Результат суммировани  по каждому импульсу, поступающему с выхода схемы , записываетс  с выхода сумматора 10 в регистр 11, поэтому с каждым импульсом образцовой частоты содержимое регистра 11 пам ти увеличиваетс  на единицу, тем самым реализуетс  накапливающее суммирование результата измерени  первого периода. При поступлении на реверсивньй счетчик 5 второго импульса исследуемого сигнала на выходе устанавливаетс  код 2, и с каждым импульсом, поступившим от схемы И 8, содержимое регистра 11 пам ти увеличиваетс  на 2. После поступлени  на реверсивньй счетчик

5 i-го импульса сигнала состо ние регистра 11 пам ти увеличиваетс  на i с каждым импульсом, поступившим от схемы И 8.

После поступлени  импульса вход- кого сигнала под номером п/3 по вл етс  импульс на первом выходе делител  3 частоты и триггер 4 управлени  устанавливаетс  в состо ние О. Схема И 6 закрыта и состо ние реверсив- ного счетчика 5, на выходе которого к этому моменту времени устанавливаетс  код, соответствующий п/3, посто нное на прот жении всей последующей серии импульсов входного сиг- нала, также равной п/3. Содержимое регистра 14 пам ти увеличиваетс  с - каждым импульсом образцового генератора на п/З, а импульсы сигнала переноса сумматора 10 подсчитываютс  счетчиком 13.

При по влении на выходе делител  3 частоты импульса сигнала под номером 2п/3 на выходе триггера 4 устанав - ливаетс  состо ние 1 и схема И 6 открываетс , а реверсивный счетчик 5 переводитс  в режим вычитани  и с каждым последующим импульсом исследуемого сигнала его состо ние уменьшаетс  на единицу. В результате и содержимое регистра 11 пам ти увеличива- етс  с меньшим весом, соответствующим состо нию реверсивного счетчика 5 по каждому импульсу с выхода схемы И 8. При поступлении на ревер-: сивньй счетчик 5 п-го импульса исследуемого сигнала он устанавливаетс  в нулевое состо ние и содержимое регистра 11 пам ти не измен етс , а на выходе дешифратора 9 по нулевому состо нию реверсивного счетчшса 5 по вл етс  сигнал, который переключает триггер 7 запуска в исходное . состо ние а схемы И 2 и 8 закрыты. На этом цшсл измерени  заканчиваетс . В счетчике 13 зафиксировано число сигналов переноса сумматора 10, при

Редактор Н. Швыдка 

Составитель Е.. Соловьев Техред В.Кадар

Заказ 4119/44

Тираж 728

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  иаб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

s 10 5 0

5 о . .

5

чем в регистре 11 пам ти фиксируютс  младшие, а в счетчике 13 старшие разр ды числа, пропорционального среднему значению периода исследуемого сигнала, которые поступают в блок 12 индикации.

Claims (1)

1. Формула изобретени 

   Цифровой частотомер, содержащий генератор образцовой частоты, первый . формир.ователь импульсов, делитель частоты и последовательно соединенные реверсивный счетчик, сумматор, регистр пам ти и индикатор, вход которого подключен к второму входу сумматора, второй выход которого череэ счетчик соединен с вторым входом индикатора , отличающийс  тем, что, с целью повьшёни  точности и помехоустойчивости без увеличени  времени измерени , в него введены второй формирователь импульсов, три схемы И, триггер запуска, триггер управлени  и дешифратор, при этом вход частотомера подключен к входу первого формировател  импульсов, выход которого через последовательно соединенные первую схему И, делитель частоты и триггер управлени  подключен .к управл ющему входу реверсивного счетчика и через вторую схему И соединен с его суммирующим входом, второй вход второй схемы И соединен с вторым выходом делител  частоты, а второй вход первой схемы И подключен к выходу триггера запуска и к первому входу третьей схемы И, пер вьй вход триггер а за:пуска  вл етс  входом запуска частотомера, а второй вход триггера запуска соединен -с выходом дешифратора, вход которого под-- ключен к выходу реверсивного счетчика а генератор образцовой частоты через второй формирователь импульсов подключен к второму входу третьей схемы И, выход которой соединен с вторым входом регистра пам ти.

   Корректор Г. Решетник

   Подписное