SU1221749A1 - Устройство дл измерени динамической погрешности аналого-цифровых преобразователей - Google Patents

Устройство дл измерени динамической погрешности аналого-цифровых преобразователей Download PDF

Info

Publication number
SU1221749A1
SU1221749A1 SU843711737A SU3711737A SU1221749A1 SU 1221749 A1 SU1221749 A1 SU 1221749A1 SU 843711737 A SU843711737 A SU 843711737A SU 3711737 A SU3711737 A SU 3711737A SU 1221749 A1 SU1221749 A1 SU 1221749A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
outputs
input
unit
Prior art date
Application number
SU843711737A
Other languages
English (en)
Inventor
Валерий Яковлевич Загурский
Original Assignee
Институт Электроники И Вычислительной Техники Ан Латвсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительной Техники Ан Латвсср filed Critical Институт Электроники И Вычислительной Техники Ан Латвсср
Priority to SU843711737A priority Critical patent/SU1221749A1/ru
Application granted granted Critical
Publication of SU1221749A1 publication Critical patent/SU1221749A1/ru

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в сетевых измерительных системах и локальных контрольно-измерительных сет х при испытани х быстродействующих и высокоточных аналого-цифровых преобразователей (АЦП). Изобретение позвол ет повысить точность за счет того, что в устройство, содержащее генератор 13 испытательного сигнала, генератор 15 импульсов, блок 16 регистрации , первьй интерфейсный блок 17, вычислительный блок 18, введены формирователь 19 импульсов, блок 20 задержки импульсов, компаратор 21, аналоговый интегратор 22, цифровой интегрирующий вольтметр 23, второй 24 и третий 25 интерфейсные блоки, что, в свою очередь, позволило более четко вычислить основные параметры, характеризующие дийами- ческие характеристики АЦП. 1 з.п. ф-лы, 3 ил. Q 9 (Л с

Description

1
Изобретение относитс  к измерительной технике и может быть использовано в сетевых измерительных системах и локальных контрольно-измерительных сет х при испытани х быстродействующих и высокоточных аналого-цифровых преобразователей (АЦП).
Цель изобретени  - повышение точности.
На фиг. I приведены временные диаграммы, иллюстрирующие работу предлагаемого устройства; на фиг.2- функциональна  схема устройства дл  измерени  динамических погрешностей АЦП; на фиг. 3 -.функциональна  схема одного из возможных вариантов вычислительного блока 18.
На фиг. 1 обозначено: периодический испытательный сигнал 1 произвольной формы, задаваемой функцией X(t)i перва  последовательность 2 цифровых сигналов, задающих моменты преобразовани  сигнала I испытуемым АЦП вспомогательный аналоговый сигнал 3, втора  последовательность 4 цифровых сигналов, сформированных из сигнала 1) сигналы 5, 6, 7, 8 и 9, последовательно сдвинутые по фазе на посто нную величину К дТ, ,2,...N, цифровые сигналы 4 функци  10 спектральной плотности мощности, полученна  как результат Фурье-преобразовани  значений выходных сигналов испытуемого АЦП, функци  11 спектральной плотности мощности, полученна  как результат Фурье-преобразовани  средних , значений Мц сигнала 3, , где ,5,6,7,8,9.. ,N+3 соответствует номеру цифровых сигналов 4,5, 6,7,8,9 нормированна  функци  12 разности функций 10 и 11, вз та  по абсолютной величине; Т - период повторени  сигнала 1 , f - максимальна  частота спектральной характеристики сигнала 1, М,, М, Мд - средние значени  сигнала 3,, сформированного при действии сигналов 4, 5 и 6 соответственно.
На фиг. 2 показаны генератор 13- испытательного сигнала 1 (фиг. 1), испытуемый аналого-цифровой преобразователь (АЦП) 14, генератор 15 импульсой, блок 16 регистрации цифровых данных с выхода АЦП 14, первь интерфер сный блок 17 ввода цифровых данных, вычислительный блок 18, формирователь 19 импульсов,, управл 15
17492
емый блок 20 задержки импульсов,
компаратор 21 аналоговых сигналов, аналоговый интегратор 22, цифровой интегрирующий вольтметр 23, второй интерфейсный блок 24, ввода цифровьпс данных, третий интерфейсный блок 25 вывода цифровых данньк, перва  26 и втора  27 входные шшы, выходные шины 28.
.Q На фиг. 3 показаны мультиплексор 29, демультиплексор 30, оператиное запоминающее устройство (ОЗУ) 31, блок 32 Фурье-преобразовани , регистр 33 команд, счетчик 34 коман накапливающий регистр 35, сумматор- вычитатель 36, генератор 37 тактовых импульсов, регистр 38 общего назначени .
Устройство работает следующим
20 образом.
Испытательный сигнал 1 (фиг. I) с выхода генератора 13 подаетс  на вход испытуемог о АЦП 14, Импульсы 2 (фиг. 1) с выхода генератора
25 15 стробируют АЦП 14, в результате чего на его выходе по вл ютс  коды мгновенных значений, которые запи- сьшаютс  в блок 16 регистрации цифровых данных с выхода АЦП I4. После заполнени  блока 16 цифровыми данными с выхода АЦП 14 интерфейсный блок 17 подготавливаетс  к передаче массива данных из блока 16 на первый вход вычислительного блока 18.
35 Одновременно сигнал с выхода генератора 13 подаетс  на вход формировател  19, который формирует из него импульсы 4 (фиг. 1). Они поступают на вход блока 20 задержки
импульсов, задержка которого задаетс  кодом на управл ющем входе с выхода интерфейсного, блока 25. В исходном состо нии задержка блока 20л с 0 и значение кода управлени 
нулевое. Импульсы с выхода блока, 20 поступают на вход стробировани  компаратора 21, на первый вход сравнени  которого подаетс  испытательный сигнал 1 с генератора 13, а на
50 второй вход сравнени  - аналоговый сигнал 3 (фиг. О с выхода аналогового интегратора 22. Посредством компаратора 21 подаваемые сигналы сравниваютс  в моменты стробирова55 НИН компаратора 21 импульсами 4 (фиг. 1) с выхода блока 20.
В зависимости от результата сравнени  на выходе компаратора 21 по30
3
 вл етс  сигнал логической 1 (если значение сигнала 1 с выхода генератора 13 больше значени  сигнала 3 с выхода аналогового интегратора 22) или сигнал логического О (если значение сигнала с выхода генератора 13 меньше значени  сигнала с выхода аналогового интегратора 22 Выходной сигнал компаратора 21 интегрируетс  аналоговым интегратором 22, поступа  на его вход. При логической 1 на входе интегратора 22 напр жение на его выходе возрастает , а при логическом О - уменьшаетс  .
В результате при сравнении сигналов на выходах генератора 13 и интегратора 22 в течение выбранного времени на выходе интегратора 22 формируетс  напр жение (сигнал 3, фиг. l), медленно измен ющеес  относительно мгновенного значени  испытательного сигнала 1 (фиг. 1), соответствующего моментам стробиро- вани  компаратора 21 импульсами 4 (фиг. 1) с выхода блока 20 задержки импульсов. Сформированный сигнал напр жени  с выхода интегратора 22 поступает на вход цифрового интег- рирующего вольтметра 23, посредством которого в-течение заданного времени измер етс  среднее значение M,. (фиг. 1) этого напр жени . После окончани  цикла измерени  цифровой результат с выхода вольтметра 23 поступает на вход интерфейсного блока 24, который подготавливаетс  к передаче этого результата на второй вхо вычислительного блока 18.
4
Массив кодов данных Х. с объемом N, зарегистрированный в блоке 16 через интерфейсный блок 17 (интерфейсные блоки 24 и 25 заблокированы вводитс  в вычислительный блок 18, в котором запоминаетс  и подвергаетс  Фурье-преобразованию в соответствии с формулой (l). Результат Фурье-преобразовани  запоминаетс , интерфейсный блок 17 блокируетс , а интерфейсный блок 24 разблокируетс .
Результат измерений цифрового интегрирующего вольтметра 23 через интерфейсный блок 24 вводитс  в вычислительный блок 18 и запоминаетс  после чего интерфейсньш блок 24 блокируетс , а интерфейсный блок 25 разблокируетс .-С вычислительного блока 18 через интерфейсный блок 25
21749Л
на входе управлени  блока 20 задержки импульсов задаетс  такой код управлени , что задержка импульсов на выходе блока 20 увеличиваетс  на
5 if (импульсы 5, фиг. ). После измерени  среднего значени  М. (фиг.1) напр жени , соответствующего этой задержке, на выходе интегратора 22 цифровой результат вольметра 23 вво10 дитс  через разблокированный интерфейсный блок 24 в вычислительный блок 18.
Установка управл ющего кода на входе блока 20 и ввод измеренного
15 вольтметром 23 среднего значени  напр жени  на выходе аналогового интегратора 22 повтор етс  до тех пор, пока в вычислительном блоке 18 будет накоплено N средних значений
20 (Мц) напр жений сигнала с выхода интегратора 22. После зтого интерфейсные блоки 24 и 25 блокируютс , а в вычислительном блоке 18 производитс  Фурье-преобразование массива
25 средних значений напр жений в соот- ветствии с формулой
XkW
(1)|мД1).2:м„ехр(-12),
(1)
35
где n,2,3,...N ,2,3,...N
Результаты Фурье-преобразовани  сравниваютс  в вычислительном блоке 18 между собой, после чего вычисл етс  соотношение сигнал/шум и нелинейность испытуемого АЦП по формуле
. ., .-/. О / АЦп- у /
а линейность испытуемого в динамике
АЦП, как
45
civMlf,
где ,2,3,...
Вычислительный блок 18 работает следующим образом.
С второго входа регистра 33 команд устанавливаетс  на управл ющем входе мультиплексора 29 такой код команды управлени , что выход интерфейсного блока 17 соедин етс  с вхо55 дом запоминающего устройства 31 и содержимое блока 16 регистрации пере записьшаетс  в ОЗУ 31. Все остальные узлы вычислительного блока 18
и интерфейсные блоки 24 и 25 заблокированы , так как на других выходах регистра 33 команд установлены коды блокировки и ввод или вьгоод информации с их помощью невозможен.
После окончани  перезаписи с второго выхода регистра 33 команд устанавливаетс  такой код команды управлени , что мультиплексор 29 отключает выходы блоков 17 и 24 от ОЗУ 31. С третьего выхода регистра 33 по входу мультиплексора 29 устанавливаетс  такой код команды, что выход ОЗУ 31 соедин етс  через де- мультиплексор 30 с блоком 32 Фурье- преобразовани . При этЬм посредством блока 32 производитс  преобразование массива данных, записанных из блока 16 регистрации в ОЗУ 31. После этого на втором выходе регистра команд устанавливаетс  код команды, в результате чего посредством де- мультиплексора 30 выход ОЗУ 31 отключаетс  от блока 32 Фурье-преобразовани , выход которого через мультиплексор 29 подключаетс  к ОЗУ 31 и результаты.Фурье-преобразовани  записьгоаютс  в ОЗУ 31.
Затем с второго выхода регистра 33 устанавливаетс  по управл ющему входу мультиплексора 29 такой код команды управлени , в результате которого обеспечиваетс  соединение интерфейсного блока 24 с ОЗУ.31 и запись в него цифровых результатов измерени  вольтметра 23. После окончани  записи с первого выхода регистра 33 команд устанавливаетс  код команды управлени , обеспечивающий изменение (через интерфейсный блок 25) кода задержки в блоке 2Q задержки импульсов на величину Af . Входы (от блоков 17 и 24)мульти- плексора 29 и демультиплексора 30 заблокированы, так как на втором выходе регистра 33 установлен код блокировки. Ввод результатов цифрового измерени  вольтметром 23 с помощью интерфейсного блока 24 через мультиплексор 29 в ОЗУ 31 и установка кода задержки в блоке 20 через интерфейсный блок 25 с первого выхода регистра 33 производитс  до накоплени  в ОЗУ 31 массива цифровых данных от вольтметра 23.
При работе вьиислительного блока 18 тактирование его узлов 31, 32, 33 производитс  при помощи генератора
0
37, а подсчет числа тактов определ ющих количе ство данных (например N) или число команд, реализуетс  счетчиком 34 команд. Код числа повторений команды задаетс  по первому, входу счетчика с второго выхода регистра 38 общего назначени ,а код вида команды задаетс  с первого вы- JQ хода регистра 38 по второму входу регистра 33 команд. Счетчик 34, подсчитав заданное число тактов, вьщает сигнал блокировки по первому входу регистра 33 команд, в ре- г зультате чего с выходов регистра 33 вьщаетс  код блокировки. Блокировка продолжаетс  до смены кода вида команды и кода числа ее повторени  с выходов регистра 38 общего назначени .
После накоплени  массива N данных от вольтметра 23 с выходов регистра 33 устанавливаетс  код команды , блокирующей выходы интерфейс5 ных блоков 17 и 24 посредством сигналов по входу управлени  мультиплексора 29 и вход интерфейсного блока 25 непосредственно с выхода регистра 33. По входу демультиплекQ сора 30 устанавливаетс  такой код команды, что блок ОЗУ 31 соедин етс  через демультиплексор 30 с блоком 32 Фурье-преобразовани . Затем производитс  Фурье-преобразование массива данных и запись в ОЗУ результатов Фурье-преобразовани  совокупности средних значений М аналогично описанному дл  массива данных с блока 16.
После окончани  записи с выходов регистра команд коды команд управлени  такие, что ОЗУ через демультиплексор 30 соедин ет-с  с накапливающим регистром 35 и сумматором- вычитателем 36. Работа всех остальных блоков блокирована кодами команд с других выходов регистра 33. После установки с выхода регистра 38 общего назначени  кода числа тактов в счетчик 34 равного числу И в
накапливающий регистр 35 и на вход сумматора-вьтитател  36 поступают данные результатов Фурье-преобразовани  массивов с блока 16 и от вольтметра 23. Эти результаты последовательно обрабатываютс  сумматором-вы- читателем 36 (т.е. вычисл етс  их разность). Поскольку разность вычисл етс  без учета знака, то имеет
5
место операци  вз ти  по модулю. Результат каждого вычислени  разности записываетс  в ОЗУ 31. Дл  этого с выхода регистра 33 подаетс  по входу мультиплексора 29 такой код команды, что выход сумматора 36 соедин етс  с ОЗУ 31. В результате в ОЗУ последовательно записываетс  в цифровом виде вс  функци  12 (фиг. 1 ).

Claims (2)

1. Устройство дл  измерени  динамической погрешности аналого-цифровых преобразователей, содержащее генератор испытательного сигнала, выход которого  вл етс  первой вы- хрдной шиной, генератор импульсов, выход которого  вл етс  второй выходной шиной, блок регистрации, входы которого  вл ютс  входной шиной, а выходы через первый интерфейсный блок подключены к первым входам вычислительного блока, о т- ли чающийс  тем, что, с целью повышени  точности, в него введены формирователь импульсов, блок задержки импульсов, компаратор аналоговый интегратор, цифровой ин., тегрирующий вольтметр, второй и третий интерфейсные блоки, причем выход генератора испытательного сигнала подключен к входу формировател  импульсов, выход которого подключен к первому входу блока задержки импульсов, выход которого подключен к входу стробировани  компаратора , первый вход сравнени  которого соединен с выходом генератора испытательного сигнала, а выход подключен к входу аналогового интегратора , выход которого подключен к второму входу сравнени  компаратора и входу цифрового интегрирующего вольтметра, выходы которого через второй интерфейсный блок подключены к вторым входам вычислительного блока , выходы которого через третий
o
5
0
5
0
5
0
5
интерфейсный блок подключены к вторым входам блока задержки импульсов.
2. Устройство по п. 1, отличающеес  тем, что вычислительный блок выполнен на мультиплексоре , демультиплексоре, оперативном запоминающем устройстве, блоке Фурье-преобразовани , регистре команд, счетчике команд, накапливающем регистре , сумматоре-вычитателе, генераторе тактовых импульсов, регистре общего назначени , причем первый и второй входы мультиплексора  вл ютс  первыми и вторыми входами вычислительного блока соответственно, выходы подключены к первым входам оперативного запоминающего устройства , третьи входы соединены с пер выми выходами регистра команд, вторые выходы которого  вл ютс  выходами вычислительного блока, а третьи выходы подключены к первым входам демультиплексора, вторые входы которого соединены с выходами оперативного запоминающего устройства, первые выходы подключены к первым входам блока Фурье-преобразовани , выходы которого соединены с четвертыми входами мультиплексора, вторые выходы демультиплексора подключены к первым входам накапливающего регистра и к первым входам сумматора- вычитател , к вторым входам которого подключены выходы накапливающего регистра, а выходы соединены с п тыми входами мультиплексора, первый вход регистра команд соединен с выходом счетчика команд, первый вход которого объединен с вторыми входами оперативного запоминающего устройства , блока Фурье-преобразовани  и накапливающего регистра и подключен к выходу генератора тактовых импульсов, вторые входы счетчика команд соединены с.первыми выхода ми регистра общего назначени , вторые выходы которого соединены с вторыми входами.регистра команд, а вход  вл етс  шиной Запуск.
гг
.Y
Запуск
SU843711737A 1984-03-19 1984-03-19 Устройство дл измерени динамической погрешности аналого-цифровых преобразователей SU1221749A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843711737A SU1221749A1 (ru) 1984-03-19 1984-03-19 Устройство дл измерени динамической погрешности аналого-цифровых преобразователей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843711737A SU1221749A1 (ru) 1984-03-19 1984-03-19 Устройство дл измерени динамической погрешности аналого-цифровых преобразователей

Publications (1)

Publication Number Publication Date
SU1221749A1 true SU1221749A1 (ru) 1986-03-30

Family

ID=21107748

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843711737A SU1221749A1 (ru) 1984-03-19 1984-03-19 Устройство дл измерени динамической погрешности аналого-цифровых преобразователей

Country Status (1)

Country Link
SU (1) SU1221749A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 999154, кл. Н 03 К 13/02, 1982. Test a/d converters digitally, electronic Design 25. December 6, 1975, p. 86-88. *

Similar Documents

Publication Publication Date Title
SU1221749A1 (ru) Устройство дл измерени динамической погрешности аналого-цифровых преобразователей
US4186298A (en) Method for converting input analog signals to time signals and the time signals to digital values
SU1698813A1 (ru) Цифровой интегрирующий вольтметр
SU739424A1 (ru) Устройство дл измерени максимального значени сигналов
SU1280697A1 (ru) Устройство дл измерени времени задержки отсчета аналого-цифровых преобразователей
SU1206738A1 (ru) Установка дл автоматической поверки аналого-цифровых преобразователей и цифровых измерительных приборов
SU953590A1 (ru) Преобразователь фазового сдвига в напр жение
SU1058048A1 (ru) Устройство дл автоматического измерени характеристики преобразовани быстродействующих аналого-цифровых преобразователей
SU1026298A2 (ru) Устройство дл автоматического измерени метрологических характеристик цифровых измерительных приборов
SU1631724A1 (ru) Способ измерени параметров динамической характеристики аналого-цифровых преобразователей и устройство дл его осуществлени
SU712953A1 (ru) Многоканальный преобразователь частоты в код
RU2037267C1 (ru) Аналого-цифровой преобразователь
RU2019845C1 (ru) Статистический анализатор
RU1837272C (ru) Устройство дл кусочно-линейной аппроксимации
SU1181136A2 (ru) Устройство дл автоматического измерени характеристики преобразовани быстродействующих аналого-цифровых преобразователей
SU1211676A1 (ru) Устройство контрол характеристик электрических сигналов
SU780191A1 (ru) Устройство дл измерени экстремума сигнала
JPH0516551Y2 (ru)
SU1088111A1 (ru) Информационно-измерительное устройство
SU1596270A2 (ru) Статистический анализатор конечной разности фазы сигнала
SU1728857A2 (ru) Многоканальное измерительное устройство
RU2013030C1 (ru) Устройство для контроля неравномерности частотной характеристики чувствительности микрофона
SU1696891A1 (ru) Устройство формировани гармонического сигнала дл виброиспытательного стенда
SU1656472A1 (ru) Цифровой низкочастотный фазометр мгновенного значени
SU1128381A1 (ru) Устройство контрол аналого-цифровых преобразователей