SU1213521A1

SU1213521A1 - Logic device

Info

Publication number: SU1213521A1
Application number: SU843747899A
Authority: SU
Inventors: Андрей Михайлович Меренков; Аркадий Павлович Панфилов
Original assignee: Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date: 1984-04-19
Filing date: 1984-04-19
Publication date: 1986-02-23

Abstract

Изобретение относитс к импульсной технике и предназначено дл использовани в интегральных логических цифровых микросхемах. Цель изобретени - увеличение быстродействи устройства и уменьшение потребл емой мощности. Дл этого в него введены три диода Шоттки. Устройство содержит многоэмиттерный транзистор 1h -p-h-типа, входы 2, резисторы 3,7 и 8, шину питани 4, транзисторы 5 и 6 соответственно p-h-p- и h-p-h-типов, вход 9 и диоды Шоттки 10, 11 и 12. Клемма 13 вл етс выходом устройства. Устройство функционирует как быстродействующий логический элемент И-БЕ и может использоватьс в любых микросхемах комбинационного тип. 1 ил. , ю sHThe invention relates to a pulse technique and is intended for use in integrated logic digital circuits. The purpose of the invention is to increase the speed of the device and reduce power consumption. For this, three Schottky diodes are introduced into it. The device contains a multi-emitter transistor 1h -ph-type, inputs 2, resistors 3.7 and 8, power supply bus 4, transistors 5 and 6, respectively, php and hph types, input 9 and Schottky diodes 10, 11 and 12. Terminal 13 is the output of the device. The device functions as a high-speed I-BE logic element and can be used in any combination-type chips. 1 il. yu sH

Description

1one

Изобретение относитс к импульс- ной технике и предназначено дл использовани в интегральных логических цифровых микросхемах.The invention relates to a pulsed technique and is intended for use in integrated logic digital circuits.

Цель изобретени - увеличение быстродействи устройства и уменьшение потребл емой мощности.The purpose of the invention is to increase the speed of the device and reduce power consumption.

На чертеже представлена принципиальна схема предлагаемого логического устройства.The drawing shows a schematic diagram of the proposed logical device.

Логическое устройство содержит многоэмиттерный транзистор 1 п-р-п- типа, эмиттеры которого подключены кинформациочньм входам 2 устройства база через первый резистор 3 соединена с шиной питани 4, база и коллектор первого транзистора 5 р-п-р-типа подключены соответственно к коллектору и базе второго транзистора 6 п-р-п-типа, коллектор которого через второй резистор 7 подключен к шине питани А, эмиттер - к общей шине, эмиттер первого транзистора 5 через третий резистор соединен с вшной питани 4, управл ющий вход 9 устройства через третий диод Шоттки 10 соединен с базой многоэмиттерного транзистора 1, котора через первый диод Шоттки t1 соединена с коллекторами многоэмиттерного транзистора 1 и первого тразистора 5, которые через второй диод Шоттки 12 соединены с выходом 13 устройства и коллектором второго транзистора 6,The logic device contains a multi-emitter transistor 1 of the pnp type, the emitters of which are connected to the information inputs 2 of the device, the base is connected via the first resistor 3 to the power bus 4, the base and the collector of the first transistor 5 of the pnpp type are connected respectively to the collector and The base of the second transistor 6 is pn-type, whose collector is connected via the second resistor 7 to the power bus A, the emitter is connected to the common bus, the emitter of the first transistor 5 is connected via the third resistor to the remote power supply 4, the control input 9 of the device through the third Dio d Schottky 10 is connected to the base of the multi-emitter transistor 1, which through the first Schottky diode t1 is connected to the collectors of the multi-emitter transistor 1 and the first trazistor 5, which through the second Schottky diode 12 are connected to the output 13 of the device and the collector of the second transistor 6,

Логическое устройство работает следующим образом.Logical device works as follows.

При подаче на все информационные входы (2) и управл ющий вход 9 уровней логической единицы V ток, про- текакищй через первый резистор 3, поступает на базу второго транзистора 6, вызыва отпирание тиристора выполненного на первом и втором транзисторах 5 и 6, и втором диоде Шоттки 12, Ток первого резистора 3 выбираетс достаточным дл насьш1е- ни второго транзистора 6, Таким образом , на выходе 13 устройства уста на вливаетс уровень логического нул V , При подаче на управл ющий вход 9 уровн логической единицы, а хот бы на один из информационных . входов 2 уровн логического нул v многоэмиттерньй транзистор 1 насыщаетс и напр жение на базе второго транзистора 6 падает до величины Vg V +V,, где Vn3 - напр жение между эмиттером и коллектором насы21iWhen applied to all information inputs (2) and control input 9 levels of the logical unit V, the current flowing through the first resistor 3 is fed to the base of the second transistor 6, causing the thyristor unlocking performed on the first and second transistors 5 and 6, and the second the Schottky diode 12, the current of the first resistor 3 is chosen sufficient to apply the second transistor 6. Thus, at the output 13 of the device, the level of logic zero V is infused, when applied to the control input 9 of the logical unit, and at least one of informational. the inputs of the logic zero level v v the multi-element transistor 1 is saturated and the voltage at the base of the second transistor 6 drops to the value Vg V + V, where Vn3 is the voltage between the emitter and collector sat21i

щенного многоэмиттерного транзисто- ра 1, Так как где V - напр жение на открытом переходе база-эмиттер второго транзистора 6, то, следовательно , второй транзистор 6 запираетс и ток, протекающий через второй резистор 7 уменьшаетс до нул , что вызывает запирание первого транзистора 5, так как потенциалSince, where V is the voltage at an open junction, the base-emitter of the second transistor 6, therefore, the second transistor 6 is locked and the current flowing through the second resistor 7 is reduced to zero, which causes the first transistor 5 to be locked as potential

на его базе поднимаетс почти до уровн напр жени питани . Таким образом, на выходе устройства устанавливаетс потенциал логической единицы v, Второй резистор 7 позвол ет быстро перезар дить выходную паразитную емкость увеличива тем самым скорость включени тиристора. При поддержании на управл ющем входе 9 потенциала логической единицы V на выходе элемента реализуетс логическа функци КИ-НЕ, где К - число эмиттеров многоэмиттерного транзистора 1,at its base rises almost to the level of the supply voltage. Thus, at the output of the device, the potential of the logical unit v is established. The second resistor 7 allows the output parasitic capacitance to be quickly recharged, thereby increasing the thyristor turn-on speed. When the logical unit V is maintained at the control input 9 at the output of the element, a logical function KI-NOT is realized, where K is the number of emitters of the multi-emitter transistor 1,

Если на управл ющий вход 9 поступает уровень логического нул V , то многоэмиттерный транзистор 1 закрываетс при любых потенциалах на информационных входах 2, так как потенциал на его базе V5 V +V|uoIf the control input 9 receives the logical zero level V, then the multi-emitter transistor 1 closes at any potential at the information inputs 2, since the potential at its base is V5 V + V | uo

где Ущд - падение напр жени на открытом третьем диоде Шоттки 10 в то врем , как на любом эмиттере многоэмиттерного транзистора 1 потенциал не опускаетс ниже величины V°, поэтому падение напр жени на переходах база-эмиттер многозмиттер- ного транзистора 1 не превьш1ает величины Vmo, что недостаточно дл удержани транзистора в открытом состо нии. Тиристор на первом и втором транзисторах 5 и 6 сохран ет то состо ние (открытое или закрытое), которое он имел в момент запирани многоэмиттерного транзистора 1 вследствие уменьшени потенциалаwhere Usch is the voltage drop on the open third Schottky diode 10 at that time, as on any emitter of the multi-emitter transistor 1 the potential does not fall below V °, therefore the voltage drop on the base-emitter junctions of the multicriter transistor 1 does not exceed the Vmo value, which is not enough to keep the transistor open. The thyristor on the first and second transistors 5 and 6 maintains the state (open or closed) that it had at the time of locking the multi-emitter transistor 1 due to a decrease in potential

на управл ющем входе 9 до уровн V, Третий резистор 6 ограничивает величину тока, протекающего через тиристор в открытом состо нии, Сох- ранение исходного состо ни осуществл етс за счет наличи глубо- кой положительной обратной св зи в первом и втором транзисторах 5 и 6,at control input 9 to the level V, the third resistor 6 limits the amount of current flowing through the thyristor in the open state, the initial state is preserved due to the presence of deep positive feedback in the first and second transistors 5 and 6 ,

Таким образом, предлагаемое уст- ройство позвол ет записывать при подаче на управл ющий вход 9 уровн логической единицы, инвертированное логическое произведение состо нийThus, the proposed device allows recording the level of the logical unit when the control input 9 is fed to the control input.

33

на информационных входах 2 и сохран ть его при подаче на управл ющий вход 9 уровн логического нул и вьтолн ет функцию В-григгера с . логикой И-НЕ на входе. При удержании потенциала логической единицы на информационном входе 9 или если этот вход не подключен больше ни к каким источникам сигнала, предлагаемое устройство функционирует как быстродействзпмций логический элемент И-НЕ и может быть использовано в любых микросхемах комбинационного типа.on information inputs 2 and save it when applying to the control input 9 of the level of logical zero and doesn’t function B of the grigger c. AND-NOT logic at the entrance. When the potential of a logical unit is held at information input 9 or if this input is not connected to any other signal sources, the proposed device functions as a high-speed logic AND-NES element and can be used in any combination-type chips.

Claims

Invention Formula

A logical device containing a control input, information inputs connected to the emitters of a hp-vi-type multiemitter transistor, the base of which is connected to the first output of the first resistor, the base and collector of the first transducerN.Gunko Order 785/60

Compiled by A. Yanov Tehred T. Dubinchak

Corrector

Circulation 818 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Branch ShSh Patent, Uzhgorod, st. Project, 4

13521

torus p-t-p-type are connected respectively to the collector and the base of the second pnp-type transistor, the collector of which is connected to output 5 of the device and through the second resistor is connected to the power bus and the emitter is connected to the common bus, the emitter of the first transistor through the third resistor is connected to the power bus.

characterized in that, in order to increase its speed and reduce power consumption, three Schottky diodes are introduced into it, the anode of the first of which

connected to the base of a multiemitter transistor, the cathode to its collector, the base of the second transistor, and the anode of the second diode, the cathode of which is connected to the collector of the second

transistor, the cathode of the third diode is connected to the control input, and the anode is connected to the first pin of the first resistor, the second output of which is connected to the power supply.

Proofreader L. Patay