SU1205240A1 - Преобразователь частоты - Google Patents

Abstract

Изобретение позвол ет повысить надежность КПД преобразовател  частоты путем уменьшени  количества управл емых ключевых элементов 5, 6 и 15, 16, выполненных на полностью управл емых вентил х 7, 8, 9, 10 и 17, 18, 19, 20, Выходные выводы вентилей подключены соответственно к обкладкам конденсаторов 1, 2 и силовым электродам разр дных ключей 13, 14 переменного тока, Импульсы управлени  с выхода блока управлени  21 поступают на цепи уп равлени  управл емых вентилей 9,17, которые будут включены до тех пор, пока напр жение на конденсаторе 1 не будет соответствовать задающему напр жению. Последовательность поступлени  импульсов управлени  на управл ющие вентили 9, 17; 10, 18; 7, 19 и 8, 20 от блока управлени  21 .обеспечивает зар д запоминающих конденсаторов 1,2. 3 ил. § (Л Л

Description

Изобретение относитс  к элект- ротехнике, в частности к бестрансформаторным статическим преобразова тел м переменного напр жени  одной частоты в переменное напр жение другой частоты.

Целью изобретени   вл етс  повышение надежности и КПД путем уменьшени  количества управл емых ключевых элементов.

На фиг.1 представлена схема преобразовател  частоты; на фиг,2 - блок управлени  в развернутом виде; на фиг.З - диаграммы напр жений на отдельных элементах схемы.

Преобразователь частоты содержит два запоминающих конденсатора 1(2j первые объединенные о бклад- ки которых св заны с входными выт водами 3j4 через первый 5 и второй 6 ключевые элементы, выполненные в виде встречно-параллельно соединенных полностью управл емых вентильных элементов (транзисторов или ти- ристоров) 7,8 и 9j10j а вторые об- 1 :ладкй конденсаторов (верхн   у конденсатора 1 и нижн   у конденсатора 2) - с первыми 11 и 12 силовыми электродами разр дных ключей 13 и 14 переменного тока и с входными выводами 3,4 через третий 15 и четвер- тьй 16 ключевые элементы, выполненные в виде встречно-параллельно соединенных полностью управл емых вентильных элементов 17, 18 и 19(20, и блок управлени  21, причем объединенные обкладки запоминающих конденсаторов 1,2 подключены к первому выходному выводу 22, вторые силовые электроды 23, 24 ключей 13,14 переменного тока объединены и подключены к второму выходному выводу 2 При этом блок управлени  21 содержит (фиг.2) первый формирователь 26 пр моугольного напр жени , подклю-. ченньй к входным выводам 3,4 а вы- ходами к соответствующим первым входам первой пары двухвходовых логических элементов И 27, 28 и к входу первой фазосдвигакщей схемы 29, выходы которой подключены к вторым входам пары логических элементов И 27, 28, первую пару трехвходовых -логических элементов И 30, 31, подключенных своими первыми и вторыми входами к соответствуюпщм выходам упом нутого формировател  26 и двух амплитудньпс компараторов 32, 33, входы которых св заны с различными

12052402

запоминающими конденсаторами 1 и 2 и с источником 34 задающего напр же

5

0

5

0

5

0

ни , а также вторую пару трехвходовых логических элементов И 35, 36, первые и вторые входы которых подключены к соответствующим выходам первой пары двухвходовых логических элементов И 27, 28, и к выходам пары логических элементов НЕ 37, 38, входами подключенных к соответствующим выходам указанных амплитудных компараторов 32, 33, первую и вторую пары двухвходовых логических .элементов ИЛИ 39, 40 и 41, 42, выходы которых св заны с управл ющи1«ш электродами ключевых элементов 8,20; 10,18; 9,17; 7,19, третью пару трехвходовых элементов И 43, 44,подключенных своими первыми и вторыми вхо0 дами к соответствующим выходам первой пары двухвходовых логических элементов И 27, 28 и к выходам пары логических элементов НЕ 37, 38, четвертую пару трехвходовых логичес5 ких элементов И 45, 46, подключенных своими первыми и вторыми входами к соответствующим выходам первого формировател  26 пр моугольного напр жени  и указанных амплитудных компараторов 32, 33, вторую фазосдвига- ющую схеьгу 47 и второй формирова- тель 48 пр моугольного напр жени , вход которого соединен с источником 34 задающего напр жени , а выход - с второй фазосдвигающей схемой 47, вторую и третью пары двухвходовых логических элементов И 49, 50 и 51,52, соединенных входами с соответствзгю- щими выходами второй фазосдвигаю- щей схемы 47 и второго формировател  пр моугольного напр жени  48, а выходами - с третьими входами упом нутых трехвходовых логических элементов И 30,31,43,44,35,36,45,46, выходы которых подключены к соответствующим входам упом нутых двух- входовьпс логических элементов ИЛИ 39-42 четвертую и п тую пары двухвходовых логических элементов И 53, 54 и 55,56, входы которых св заны с различными выходами упом нутых формирователей 26, 48 пр моугольных напр жений , третью пару двухвходовых логических элементов ИЛИ 57, 58, входы которых подключены к выходам

5 четвертой и п той пар двухвходовых логических элементов 53-56, а выхо- |ды к управл ющим электродам разр д- .ных ключей переменного тока 14 и 13.

На фиг. 3 представлены напр жение 59 сети, подаваемое на входные выводы, напр жение 60, формируемое на выходе источника 54 задающего напр жени , напр жение 61 на выходных выводах преобразовател , напр жени  62 и 63, получаемые на выходах первого формировател  26 пр моугольного напр жени , напр жени  64, 65 формируемые на выходах первой фазосдвигаю- щей схемы 29, выходные напр жени  66, .67 второго формировател  48 пр моугольного напр жени , выходные напр жени  68, 69 второй фазо- сдвигающей схемы 47, напр жени  70-73, поступающие на ключевые элементы 9J7; 10,18; 7,19; 8,20 соответственно с выходов двухвходо- вых логических элементов ИЛИ 41,40, 42, 39.

Преобразователь частоты работает следующим образом,

При подаче напр жени  59 сети на входные выводы -первьй формирова- тель 26 пр моугольного напр жени  формирует на входах пр моугольные напр жени  62,63, фазы которых сов- падают с фазой напр жени  59. На выходах первой фазосдвигающей схемы 29 формируютс  напр жени  64,65, фазы которых сдвинуты на 90 эл.град относительно напр жений 62 и 63. Генератор 34 задающего напр жени  формирует задающее напр жение 60, которое поступает на второй формирователь 48 пр моугольного напр жени . Па выходе последнего формируютс  напр жени  66,67, совпадающие по фазе с задающим напр жением f(t) 60. На выходе второй фазосдвигающей схе- У1Ы 47 формируютс  напр жени  68,69, сдвинутые на 90 эл.град относительно напр жений 66, 67. При этом на разр дный ключ 14 переменного тока в интервалах времени , .., поступают импульсы 62, а в интервалах времени tjj -t,jj , Цд-... - импульсы 63. На разр дный ключ 13 переменного тока импульсы 63 и 62 управлени  поступают соответственно в интервалы времени ,, ,,-t.., и t|5-t,(,, ... . Необходимую последовательность импульсов управлени  ключами 13 и 14 переменного тока обеспечивают двухйходовые логические элементы И 53-56 и двух- входовые логические элементы ИЛИ 57, 58. На выходах двухвходовых логических элементов 49-52 формируютс  им2052404

пульсы напр жени  (единицы) длительностью Tgbix соответственно с

t 2 -tiz

интервалом времени ( + t )

5 г t - r-S-I-I + f ..,- ч д , to I. 2 + ty;, V 2 ;+Lj.;- ( + t,,). В ин15

-15

тервале времени to-t, единица 62

поступает на трехвходовой логический элемент И 31 от первого формировател  26 пр моугольного напр жени , куда в интервале времени поступает единица и с выхода Д1зухвходового логического элемента И 50.На третий вход трехвходового огического элемента И 31 поступает сигнал ГД t),величина которого равна

0

единице при положительной разности F,(t)f (t)-ff (t) и равна

0

54-/ -с,

нулю при отрицательной разности F,(t)f,(t)-f,,(t), где fc, (t) - . функци , описьгеающа  закон изменени  амплитуды напр жени  на запомина5 ющем конденсаторе 1. В указанньм интервал времени , нагрузка, подключенна  к выходным выводам 22, 25, соединена через ключ 14 переменного тока с запоминающим конденсатором 2, напр жение которого равно первой ступени напр жени  61. Момент выключени  транзисторов 10, 18 определ етс  функцией F(t),KO- тора  определ ет момент зар да запоминающего конденсатора 1 до соот5 ветствующей величины функции fj(t). В момент времени t ключ 14 переменного тока отключает нагрузку от конденсатора 2, а ключ 13 переменного тока подключает запоминающий конденсатор 1 к нагрузке, напр жение которого равно второй ступени напр жени . В этот же момент времени t,, согласно фиг.З, включаютс  транзисторы 8,20 за счет подачи импульсов

управлени  73, 74 через двухвходовой логический элемент ИЛИ 39 от трехвхо- дового логического элемента И 30 на цепи управлени  указанных транзисторов . Однако запоминающий конденсатор 2 в момент времени t( зар жатьс  не начнет из-за диодов, включенных последовательно с транзисторами 8,20, т.к. конденсатор 2 зар жен , а входное напр жение равно нулю.

5 Зар д конденсатора 2 начинаетс  в момент равенства напр жени  на конденсаторе 2 и входного напр жени  691 чем обеспечиваетс  ограничение по

0

0

5

амплитуде зар дного тока запоминающего конденсатора 2. Импульсы управлени  74, 73 формируютс  за счет подачи на входы трехвходового логического элемента И 30 напр жени  63 единицы от двухвходового логического элемента И 50 в интервале времни t,, и напр жени  ), величина которого равна единице при положительной разности F(t) fg(t)-fc2 (t), где ) - функци , описывающа  закон изменени  амплитуды напр жени  на запоминающем конденсаторе 2. При ) О транзисторы 8,20 выключаютс . Далее в момент времени t выключаетс  ключ 13 переменного тока, а нагрузка подключаетс  через ключ 14 переменного тока к конденсатору 2 и т.д Отметим, что импульсы управлени  на транзисторы 8,20 и 10,18 поступают согласно 73 и 71 в интервалы времени О , (Тц+Т„/4)T, В интервалы времени Т /4- Т /2,

( -) - (TH+ -) « требуетс 

осуществл ть разр д запоминающих конденсаторов 1 и 2 через транзисторы 9,17 и 7, 19, Управление указанными транзисторами осуществл етс  через двухвходовые логические элменты ИЛИ 41, 42 от трехвходовьгх логических элементов И 35, 36,, В

1 - t

интервале времени ( + t,) - t

8

импульсы управлени  на вход трехвходового логического элемента И 36 по- ступают от двухвходового логическо го элемента И 27, Одновременно на второй вход элемента И 36 поступает . единица с выхода двухвходового логического элемента И 51 в интерва- ле времени Т„/4 - Тц/2,. () ЗТ

-2 о, а на третий вход - когда

F,(t) О, Ключевые элементы 7 и 19 включены до тех пор, пока напр жение на конденсаторе 2 не уменьшитс  до задающего напр жени  fj(t). Согласно 72, импульсы управлени  поступают на вентильные элементы 7,19 в момент максимального значени  входного напр жени  59, что обеспечивает разрыв цепи разр да кондемсатора до тех пор, пока мгновенное значение напр жени  59 входной сети не станет равным напр жению на конденсаторе 2. С этого времени начинаетс  разр д

.

2052406

конденсатора 2 через сеть переменного тока до момента поступлени  нул  с выхода логического элемента НЕ- 37, что свидетельствует о равен- 5,стве мгновенного значени  задающего напр жени  f (t) и напр жени  на конденсаторе 2 (F(t) 0), В момент времени tg импульс управлени  поступает на разр дный ключ 14 пе- 10 ременного тока и снимаетс  с разр дного ключа 13 переменного тока, что обеспечивает подключение выходных выводов к конденсатору 2 и т.д.

В интервале времени ( + tg)-t,

импульсы управлени  на трехвходовый логический элемент И 35 поступают от двухБходовых логических элементов И 28, 51 и логического элемен20 та НЕ 37. Импульсы управлени  с выхода трехвходового логического элемента И 35 через двухвходовый логический элемент ИЛИ 41 поступают на цепи управлени  вентильных элемен25 тов 9,17, которые включены до тех пор, пока напр жение на конденсаторе 1 не будет соответствовать задающему напр жению fg(t) и т.д. Последовательность поступлени  импульсов

Claims (1)

1. 30 управлени  на вентильные элементы 9,17; 10,18; 7,19; 8,20 представлена на фиг.3(соответственно 70, 71, 72 и 73), При этом незачерненные импульсы поступают на ключевые эле менты соответственно от трехвходо- вых логических элементов И 35, 31 36 и 30 и обеспечивают зар д запоминающих конденсаторов 1 и 2, а зачерненные импульсы поступают со40 ответственно от трехвходовых логических элементов И 45, 44,46 и 43- и обеспечивают разр д запоминающих конденсаторов 1 и 2, Формула изобретени 

   Преобразователь частоты, содержащий два запоминающих конденсатора, первые объединенные обкладки которых св заны с входными вьшодами через первый и второй ключевые элементы , а вторые обкладки - с первыми силовыми электродами разр дных ключей переменного тока и с входными выводами через полностью управл емые третий и четвертый ключевые элемен- 55 ты, и блок управлени , включающий в себ  первый формирователь пр моугольного напр жени , подключенный к входным вьгаодам, а выходами - к

   50

   соответствующим первым входам первой пары двухвходовых логических элементов Инк входу первой фазосдвигз ющей схемы, выходы которой подключены к вторым входам указанной пары логических элементов И, первую пару трехвходовьгх логических элементов И, подключенных своими первыми и вторыми входами к соответствующим выходам упом нутого формировател  и двух амплитудных компараторов, входы которых св заны с различными запоминающими конденсаторами и источником задающего напр жени , а также вторую пару трехвходовых . .логических элементов И, первые и вторые входы которых подключены к соответствую- щим выходам первой пары двухвходовых логических элементов И и к выходам пары логических элементов НЕ, входами подключенных к соответствующим выходам указанных амплитудных компараторов, отличающий- с   тем, что, с целью повьппени  надежности и КПД, первые и вторые ключевые элементы выполнены на полностью управл емых вентил х, а выходные вьгооды подключены соответственно к объединенным обкладкам запоминающих конденсаторов и объединенным вторым силовым электродам разр дных ключей переменного тока, при этом блок управлени  дополнительно снабжен первой и второй парами двухвходовых логических элементов ИЛИ, выходы которых св заны с управл ющими электродами четырех ключевых элементов , третьей парой трехвходовых логических элементов И, подключенных

   2052408

   своими первыми и вторыми выходами к соответствующим выходам первой пары двухвходовых логических элементов Ник вькодам пары логических 5 элементов НЕ, четвертой парой трехвходовых логических элементов И, ,подключенных своими первыми и вторыми входами к соответствующим выходам первого формировател  пр 10 моугольного напр жени  и указанных амплитудных компараторов, второй фазосдвигающей схемой и вторым формирователем пр моугольного напр жени , вход которого соединен с ис15 точником задающего напр жени , а выход - с второй фазосдвигающей схемой , второй и третьей парами двухвходовых логических элементов И, соединенных входами с срответствую20 щими выходами второй фазосдвигающей схемы и второго формировател  пр моугольного напр жени , а выхо- .дами - с третьими входами упом нутых трехвходовых логических эле25 ментов И, выходы которых подключены к соответствующим входам двухвходовых логических элементов ИЛИ, четвертой и п той парами двухвходовых логических элементов И, вхо30 ды которых св заны с различными

   выходами формирователей пр моугольных напр жений, третьей парой двухвходовых логических элементов ИЛИ, входы которых подключены к выходам , четвертой и п той пар двухвходовых логических элементов И, а выходы - к управл ющим электро- дам разр дных ключей переменного тока.

   lem

   ff ППППППППППДМ1ШППППППППШШЖ1ПППППП1 .

   w

   ппппппппппппппппппппппппппппппппппп ;

   ППППППППППППППППППППППППППППППППППП .t

   tyf

   М1 Ш.11111.

   liiii Jl 5j lJ±filli

   1

   . in8fliai

   и

   (ff tr4 tffte

   .OJJJ.

   ВНИИПИ Заказ 8537/56 Тираж 645 Подписное Филиал ППП Патент, г.Ужгород, ул.Проектна , А

   t% « B t«

   r .j

   3

   JfaJJt,

   JigJilL.

   HO «.га

   Фи$.3