SU1204035A1 - Устройство дл контрол напр жени источников питани коммутационных аппаратов - Google Patents

Description

Изобретение относитс  к измерительной технике и предназначено дл  использовани  при контроле- источников питани  коммутационных аппарато При толчковых режимах

Цель изобретени  - повышение помехозащищенности и точности определени  минимального уровн  среднего значени  пульсирующего напр жени  источника питани  при толчковых нагрузках .

Функциональна  схема устройства представлена на чертеже.

На вход 1 поступает контролируемое напр жение. Преобразователь 2 напр жени  в частоту преобразует контролируемое напр жение в частоту импульсов. Питающа  сеть подключена на вход 3. Блок 4 след щего преобразовани  частоты сети осуществл ет преобразование в след щем режиме частоты питающей сети в частоту управл емого генератора по -прип- ципу фазовой автоподстройки частоты . Выход блока 4 соединен с входом преобразовател  5 частоты в код и ВХОДОМ формировател  6 периода интегрировани , формирующего на своем выходе короткие импульсь с периодом равным длительности текущего период питающей сети. Выход преобразовател 5 соединен с первым входом блока 7 умножени , второй вход, которого соединен с выходом преобразовател  2 напр жени  в частоту. Выход блока 7 соединен с информационным входом интегратора 8, выход которого соединен с первым входом процессора 9, Выход формировател  6 соединен с вторым входом процессора 9 и входом элемента задержки 10. задерживающег сигнал сброса интегратора 3 в нулевое состо ние на врем , необходимое дл  работы процессора 9э выход, которого соединен с индикатором 11, регистрирующим минимальное среднее значение контролируемого напр жени 

. Кроме того5 процессор 9 состоит из блока 12 сравнени  кодов, выход которого соединен через ключ 13 с управл ющим входом регистра 14. Первый вход блока 12 сравнени  кодов и информационный вход регист- ра 14  вл етс  первым..входом процессора 9 а управл ющий вход ч-ключа 13  вл е.тс  вто рым входом процессора 9. Выходом процессора 9  вл етс  точка соединени  выхода ре-

10

040352

гистра 14 и BTopCiFo входа блока 12 сравпени  кодов.

Устройство работает следующим образом.

Контролируемое р апр жение с зажимов электромагнитного привода коммутационного аппарата U(t) подключено к входу преобразовател  2 напр жени  в частоту, на вьпсоде которого формируетс  последовательность импульсов, частота которых пропорциональна мгно венпому значзнию напр жени  U(t). Вькодна  частота с преобразовател  2 поступает на пер)зый вход блока умно- :5 жени  7, Одиовременно на второй вход блока умножени  7 поступает код, пропорциональный частоте питающей сети . На выходе блока умножени  7, который построен по принципу управл емого делител , формируетс  поток импульсов , частота которых пропорциональна произведению входных сигналов, т,е, на блока 7 получаетс  сигнал., пропорциональный мгновенному значе} ию контролируемого напр жени  и обратно пропорциона.льный периоду сети.

20

25

Зтот сиг нал пос тпает на интег- ратор 8, пре,цстав.г  ющий собой счетчик импульсов, в котором формируетс  код суммы импульсов на периоде интегрировани , т.е. КОД; пропорциональный среднему значению напр жени . Формирование интервала интегриро- вани  C s 5 равного по длительности периоду сети, пронзводитс.ч путем сброс.а в пулевое состо ние интегратора 8 импульсами, поступающими через элемент задержк -: 10 с выхода формировател  6 перно,ца. интегрировани .

Таким образом, на гзыходе интегратора 8 в конце каждого периода сетевого напр жени  формируетс  код сред

него Значени  контролируемого напр жени  U(t;) , Зтот код поступает в процессор 9 на первый вход блока 12 сравнени  кодов и информацион1Ш1Й вход регистра, пам ти 14. Содержимое регистра 14 к выходной код интегратора 8 сравниваютс  блоком 12 сравнени  кодов и в случае, если код,, записанный в регистр 14. больпге, чем

код Б интеграторе

в момент прихода

импульса с выхода преобразовател  6 периода интегрировани  на ключ 13, на .выходе ключа 13 образуетс  сиг- рал разрешени  записи Е регистр 14,

в который переписываетс  содержимое интегратора 8. Если код в интеграторе 8 больше или равен содержимому регистра 14, то содержимое регистра 14 не изменитс .

Составитель В. Савинов Редактор А. Юрчикова Техред И.Попович Корректор Е. Сирохман

Заказ 5267/2Тираж 728Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4,

12040354

Дл  обеспечени  правильности функционировани  устройства регистр 14 в начальный момент работы устройства устанавливаетс  в исходное 5 единичное состо ние по -всем разр дам.

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НАПРЯЖЕНИЯ ИСТОЧНИКОВ ПИТАНИЯ КОММУТАЦИОННЫХ АППАРАТОВ, содержащее формирователь периода интегрирования, интегратор и индикатор, отличающее ся тем, что, с целью повышения помехозащищенности и точности определения минимального уровня среднего значения пульсирующего напряжения источника питания при толчковых нагрузках, в него введены преобразователь напряжения в частоту, блок следящего преобразования частоты сети, пре.образователь частоты в код, блок умножения, элемент задержки и процессор, при этом вход преобразователя напряжения в частоту является первым входом устройства, а выход преобразователя напряжения в частоту подсоединен к первому входу блока умножения, второй вход которого соединен с выходом преобразователя частоты в код, вход которого соединен с входом формирователя периода интегрирования и выходом блока следящего преобразования частоты сети, вход которого является вторым входом устройства, выход формирователя периода интегрирования соединен с управляющим входом процессора и входом элемента задерж ки, выход которого подключен к первому входу интегратора, выход блока умножения соединен с вторым входом интегратора, выход которого подключен к информационному входу процессора, а к выходу процессора присоединен индикатор.

2. Устройство по h.1, о т л и чающееся тем, что процессор включает в себя блок сравнения кодов, ключ и регистр, причем первые входы блока сравнения кодов и регистра соединены между собой и образуют информационный вход процессора, выход регистра соединен с вторым входом блока сравнения кодов и является выходом процессора, выход блока сравнения кодов соединен с вторым входом регистра через ключ, управляющий вход которого является управляющим входом процессора.