УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ , содержащее генератор импульсов , счетчик импульсов, первый и второй переключатели, отличающеес тем, что, с целью повышени точности, в него введены три элемента И, элемент НЕ-И, два элемента 2И-ИЛИ, два двоичных умножител и третий переключатель, причем выход генератора импульсов соединен со счетными входами двоичных умножителей, управл ющие входы первого двоичного умножител соединены через первый переключатель с общей шиной, выход первого двоичного умножител соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с шиной «запрет счета, третьи входы первого и второго элементов И подсоединены через второй переключатель к обшей шине и непосредственно к первому и второму входам первого и второго элементов 2И-ИЛИ соответственно, третьи входы которых через третий переключатель соединены с общей шиной, выходы первого и второго элементов И соединены с суммирующим и вычитающим входами счетчика импульсов, установочные входы которого подключены к выходам первого и второго элементов 2И-ИЛИ соответственно, четвертые входы которых подключены через третий элес S3 мент И и элемент 2НЕ-И к выходам старших разр дов счетчика импульсов, выходы ел младших разр дов и выходь старших разр дов которого соединены с установочными входами второго двоичного умножител частоты.A DEVICE FOR THE FORMATION OF A PULSE SEQUENCE, containing a pulse generator, a pulse counter, first and second switches, characterized in that, in order to improve accuracy, three AND elements are introduced into it, a NOT-AND element, two 2I-OR elements, two binary multipliers and the third switch, with the output of the pulse generator connected to the counting inputs of binary multipliers, the control inputs of the first binary multiplier connected via the first switch to the common bus, the output of the first binary multiplier connected the first inputs of the first and second elements And, the second inputs of which are connected to the bus "prohibition of the account, the third inputs of the first and second elements And connected through the second switch to the common bus and directly to the first and second inputs of the first and second elements 2I-OR, respectively, the third inputs which through the third switch connected to the common bus, the outputs of the first and second elements And connected to the summing and subtractive inputs of the pulse counter, the installation inputs of which are connected to the outputs of the first and second About elements 2I-OR respectively, the fourth inputs of which are connected via the third signal S3 ment And and the element 2NE-I to the outputs of the higher bits of the pulse counter, the outputs ate the low bits and the output of the higher bits are connected to the installation inputs of the second binary frequency multiplier.