SU1188720A1 - Двухпол рный стабилизатор посто нного напр жени - Google Patents

Двухпол рный стабилизатор посто нного напр жени Download PDF

Info

Publication number
SU1188720A1
SU1188720A1 SU843729075A SU3729075A SU1188720A1 SU 1188720 A1 SU1188720 A1 SU 1188720A1 SU 843729075 A SU843729075 A SU 843729075A SU 3729075 A SU3729075 A SU 3729075A SU 1188720 A1 SU1188720 A1 SU 1188720A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
input
collector
amplifier
output
Prior art date
Application number
SU843729075A
Other languages
English (en)
Inventor
Владимир Иванович Анисимов
Александр Борисович Исаков
Михаил Васильевич Капитонов
Николай Николаевич Прокопенко
Юрий Михайлович Соколов
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU843729075A priority Critical patent/SU1188720A1/ru
Application granted granted Critical
Publication of SU1188720A1 publication Critical patent/SU1188720A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Abstract

ДВУХПОЛЯРНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий первый и второй регулирующие элементы, включенные соответственно между первыми входным и выходным и вторыми входным и выходным выводами, первый и второй дифференциальные усилители, выходы которых через первый и второй согласующие каскады соответственно подключены к управл ющим входам первого и второго регулирующих элементов соответственно , первый вход первого усилител  и второй вход второго усилител  соединены со средними выводами первого и второго делителей напр жени  соответственно, источник опорного напр жени , выполненный на первом, втором, третьем, четвертом и п том транзисторах и первом и втором резисторах , причем эмиттеры первого и второго транзисторов соединены с первым выходным выводом, базы первого и второго транзисторов объединены, коллектор второго транзистора через третий транзистор св зан с вторым выходным выводом и с эмиттером четвертого транзистора, база которого через первый резистор подключена к коллектору п того транзистора и первому входу второго усилител , который через п тый транзистор и второй резистор соединен с коллектором первого транзистора, второй делитель включен между вторым выходным выводом и общей щиной, отличающийс  тем, что, с целью уменьщени  динамической нестабильности выходного напр жени  путем (Л уменьшени  взаимного вли ни  каналов, коллектор третьего транзистора соединен с коллектором и базой второго транзистора, база - с базой четвертого транзистора, эмит. тер - с вторым входным выводом через введенный третий резистор, коллектор п того транзистора соединен с первым входом второго усилител , база - с общей шиной, эмиттер через второй резистор - с коллектором первого транзистора и вторым входом 00 00 первого усилител , а первый делитель включен между первым выходным выводом и об to щей щиной.

Description

Изобретение относитс  к электротехнике и может использоватьс  дл  электропитани  радиоэлектронной аппаратуры двухпол рным напр жением.
Цель изобретени  - уменьшение динамической нестабильности выходного напр жени  путем уменьшени  взаимного вли ни  положительного и отрицательного каналов двупол рного стабилизатора посто нного напр жени .
На чертеже приведена принципиальна  электрическа  схема двупол рного стабилизатора посто нного напр жени .
Стабилизатор содержит первый 1 и второй 2 регулирующие элементы, первый 3 и второй 4 дифференциальные усилители сигнала рассогласовани , цервый 5 и второй 6 согласующие каскады, первый 7 и второй 8 делители выходного напр жени  8, источник 9 тока и источник 10 опорного напр жени , включающий в себ  первый 11, второй 12, третий 13 и четвертый 14 и п тый 15 транзисторы, а также первый 16, второй 17 и третий 18 резисторы. Причем, выход первого регулирующего элемента 1 соединен с эмиттерами транзисторов 11 и 12, входом делител  7 и первым выходом 19 стабилизатора . Силовой вход регулирующего элемента 1 соединен с первым входом 20 стабилизатора и входом питани  источника 9 тока, выход которого св зан с управл ющим входом регулирующего элемента 1 и через первый согласующий каскад 5 подключен к выходу дифференциального усилител  3. Первый вход усилител  3 соединен с выходом первого делител  7, общий вывод которого св зан с общей шиной 21 стабилизатора , к которой также подключены база транзистора 15 и общие выводы согласующих каскадов 5 и 6. Второй вход усилител  3 соединен с коллектором транзистора 11 и через резистор 17 с эмиттером транзистора 15, коллектор которого подключен к первому входу второго дифференциального усилител  4 и через резистор 16 св зан с коллектором и базами транзисторов 14 и 13. Коллектор транзистора 13 соединен с коллектором транзистора 12 и с базами транзисторов 11 и 12. Эмиттер транзистора 13 через резистор 18 соединен с вторым выходом 22 стабилизатора, к которому также подключены выход второго регулирующего элемента 2, эмиттер транзистора 14, общие выводы первого 3 и второго 4 дифференциальных усилителей и вход делител  8. Выход делител  8 соединен с вторым входом усилител  4, выход которого через согласующий каскад 6 св зан с управл ющим входом регулирующего элемента 2, а силовой вход элемента 2 соединен с вторым входом 23 стабилизатора.
Источники опорного напр жени  положительного и отрицательного каналов выполнены в виде одного функционального узла 10 (элементы 11 -18).
Статический режим стабилизатора задаетс  источником 9 тока.
Статический режим транзисторов источника 10 опорного напр жени  определ етс  следующим образом.
Транзисторы 13 и 14 выполнены с различными площад ми переходов эмиттер-ба за 5э, причем Sjjj N8914, (где N 3-10) Тогда, при равных токах эмиттеров этих транзисторов, падение напр жени  на пр мосмещенных эмиттерных переходах
транзисторов 13 и 14 различаетс  на ATJ96 , где УТ- температурный потенциал. Таким образом, ток эмиттера транзисторов 11 -15 однозначно определ етс  только отношением площадей эмиттерных переходов транзисторов 13 и 14 и значением сопротивлени  резистора 18: 1э Аиэ6/К1бгде R18 - сопротивление резистора 16.
Опорные напр жени  TJouj и Uottj.B положительном и отрицательном каналах соответственно определ ютс  следующими соотношени ми:
Uotti 113615 + Л Uj6Rir/.RIB 5
Uoni U36i4+AU36Ri6/Ri8 ,
где UjOi-t и Uj6i5-напр жение эмиттер-база транзисторов 14 и 15 соответственно.
Термокомпенсаци  опорного напр жени  в каждом из каналов стабилизатора осуществл етс  за счет компенсации отрицательного температурного коэффициента напр жени  эмиттер - база транзисторов 14 и 15 положительным температурным коэффициентом разности напр жений эмиттер- база транзисторов 13 и 14. Термостабильность опорного напр жени  достигаетс , если значение опорного напр жени  равно экстраполированной ширине запрещенной зоны кремни  при абсолютном нуле А.знв) 1,205 В.
Стабилизатор посто нного напр жени  работает следующим образом. При изменении по какой-либо причине выходного напр жени  в положительном канале (вывод 19) часть его через делитель 7 подаетс  на первый вход усилител  3, где во входной цепи усилител  сравниваетс  с
опорным напр жением Нот- Выделенный и усиленный сигнал рассогласовани  с выхода усилител  3 через согласующий каскад 5 подаетс  на управл ющий вход регулирующего элемента 1, при этом на выходе элемента 1 по вл етс  приращение тока,
компенсирующее первоначальное изменение выходного напр жени . Отрицательный канал стабилизатора работает аналогичным образом.

Claims (1)

  1. ДВУХПОЛЯРНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий первый и второй регулирующие элементы, включенные соответственно между первыми входным и выходным и вторыми входным и выходным выводами, первый и второй дифференциальные усилители, выходы которых через первый и второй согласующие каскады соответственно подключены к управляющим входам первого и второго регулирующих элементов соответственно, первый вход первого усилителя и второй вход второго усилителя соединены со средними выводами первого и второго делителей напряжения соответственно, источник опорного напряжения, выполненный на первом, втором, третьем, четвертом и пятом транзисторах и первом и втором резисторах, причем эмиттеры первого и второго транзисторов соединены с первым выходным выводом, базы первого и второго транзисторов объединены, коллектор второго транзистора через третий транзистор связан с вторым выходным выводом и с эмиттером четвертого транзистора, база которого через первый резистор подключена к коллектору пятого транзистора и первому входу второго усилителя, который через пятый транзистор и второй резистор соединен с коллектором первого транзистора, второй делитель включен между вторым выходным выводом и общей шиной, отличающийся тем, что, с целью уменьшения динамической нестабильности выходного напряжения путем уменьшения взаимного влияния каналов, коллектор третьего транзистора соединен с коллектором и базой второго транзистора, база — с базой четвертого транзистора, эмиттер — с вторым входным выводом через введенный третий резистор, коллектор пятого транзистора соединен с первым входом второго усилителя, база — с общей шиной, эмиттер через второй резистор — с коллектором первого транзистора и вторым входом первого усилителя, а первый делитель включен между первым выходным выводом и общей шиной.
SU843729075A 1984-04-18 1984-04-18 Двухпол рный стабилизатор посто нного напр жени SU1188720A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843729075A SU1188720A1 (ru) 1984-04-18 1984-04-18 Двухпол рный стабилизатор посто нного напр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843729075A SU1188720A1 (ru) 1984-04-18 1984-04-18 Двухпол рный стабилизатор посто нного напр жени

Publications (1)

Publication Number Publication Date
SU1188720A1 true SU1188720A1 (ru) 1985-10-30

Family

ID=21114544

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843729075A SU1188720A1 (ru) 1984-04-18 1984-04-18 Двухпол рный стабилизатор посто нного напр жени

Country Status (1)

Country Link
SU (1) SU1188720A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 754394, кл. G 05 F 1/56, 1980. Пол нин К. П. Интегральные стабилизаторы напр жени . - М.: Энерги , 1979, с. 144, рис. 5-13. *

Similar Documents

Publication Publication Date Title
US4456887A (en) Differential amplifier
GB1419748A (en) Current stabilizing arrangement
US4059808A (en) Differential amplifier
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
US4639685A (en) Offset reduction in unity gain buffer amplifiers
US4442400A (en) Voltage-to-current converting circuit
US4516081A (en) Voltage controlled variable gain circuit
US4617523A (en) Differential pair with compensation for effects of parasitic capacitance
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
EP0044339B1 (en) Current mirror circuit
US2813934A (en) Transistor amplifier
US4357578A (en) Complementary differential amplifier
US5132559A (en) Circuit for trimming input offset voltage utilizing variable resistors
US4928073A (en) DC amplifier
EP0164182B1 (en) Jfet active load input stage
KR890004771B1 (ko) 차동 증폭기
US4005371A (en) Bias circuit for differential amplifier
US4612513A (en) Differential amplifier
US4177417A (en) Reference circuit for providing a plurality of regulated currents having desired temperature characteristics
SU1188720A1 (ru) Двухпол рный стабилизатор посто нного напр жени
US4727335A (en) Gain-controlled amplifier
US6300836B1 (en) High gain, wide band amplifier
US3611171A (en) Integrated circuit video amplifier
EP0104950B1 (en) A differential amplifier circuit