SU1185608A1

SU1185608A1 - Analog-to-phase-to-digit converter

Info

Publication number: SU1185608A1
Application number: SU843722238A
Authority: SU
Inventors: Леонид Александрович Бильвин; Леонид Викторович Бурилин; Борис Леонидович Менис; Михаил Георгиевич Месропов; Леонид Наумович Фруман
Original assignee: Предприятие П/Я В-8624
Priority date: 1984-04-02
Filing date: 1984-04-02
Publication date: 1985-10-15

Abstract

ПРЕОБРАЗОВАТЕЛЬ УГОЛ-ФАЗАКОД , содержащий генератор синусоидального напр жени , выход которого через синусно-косинусный вращающийс трансформатор подключен к информационному входу переключател синфазных напр жений, выход которого подключен к входу фазосдвигающей цепи, первый компаратор, выход которого подключен к первому входу первого элемента И, выход которого подключен к синхровходу первого D-триггера, второй элемент И, третий элемент И, выход которого подключен к входу первого счетчика, вьгход которого вл етс выходом преобразовател , генератор импульсов, выход которого подключен к первому входу третьего элемента И, отличающийс тем, что, с целью повышени помехозагцищенности и точности преобразовател , в него введены переключатель, фильтр, двухканальный ключ, два элемента НЕ, второй D-триггер, два элемента ИЛИ, второй компаратор, дешифратор, два одновибратора, второй счетчик, R-Sтриггер , выход фазосдвигающей цепи подключен к информационному входу переключател , первый вьс:од которого подключен к общей шине, а второй - к входу фильтра, первшЧ и второй выходы которого через двухканальный ключ . подключены к общей щине, а третий выход через последовательно соединенные первый компаратор и первый элемент НЕ подключен к первому входу второго элемента И,выход которого подключен к синхровходу второго Dтриггера , пр мой выход которого подключен к первому входу первого элемента ИЛИ, а инверсный выход подключен к второму входу первого элемента И, пр мой выход первого D-триггера подключен к второму входу первого элемента ИЛИ, а инверсный выход - к второму входу второго элемента И, вы (Л ход первого элемента ИЛИ подключен к второму входу третьего элемента И, выход генератора импульсов подключен к входу генератора синусоидального напр жени и входу второго счетчика, первый выход которого подключен к первым входам дешифратора, второго элемента ИЛИ, R-S-триггера и через 00 второй элемент НЕ к информационным. ел входам первого и второго D-триггеров, 05 второй выход второго счетчика через О первый одновибратор подключен к вхо00 дам сброса второго счетчика и первого и второго D-триггероз, выход генератора синусоидального напр жени через второй компаратор подключен к второму входу дешифратора, выход которого подключен к второму входу R-S-триггера и через второй одновибратор к второму входу второго элемента ИЛИ, выход которого подключен к входам управлени переключател и двухканального ключа, выход R-S-триггера подключен к входу управлени переключател синфазных напр жений.CONVERTER ANGLE-FAZAKOD comprising a generator of sinusoidal voltage, output of which through a sine-cosine rotating transformer is connected to the data input of the switch-phase voltage, the output of which is connected to the input of the phase-shifting circuit, a first comparator, whose output is connected to the first input of the first AND gate, the output which is connected to the synchronous input of the first D-flip-flop, the second element is And, the third element is And, the output of which is connected to the input of the first counter, the input of which is the output of generator, pulse generator, the output of which is connected to the first input of the third element AND, characterized in that, in order to increase the interference immunity and accuracy of the converter, a switch, filter, dual channel switch, two NOT elements, second D-trigger, two elements OR are entered into it , second comparator, descrambler, two single vibrators, second counter, R-Srigger, phase shift circuit output connected to the information input of the switch, the first high: one connected to the common bus, and the second to the filter input, first and second Exit through which the dual key. connected to the common busbar, and the third output through the first comparator and the first element connected in series is NOT connected to the first input of the second element AND, the output of which is connected to the synchronous input of the second D trigger, whose direct output is connected to the first input of the first element OR, and the inverse output is connected to the second input of the first element AND, the direct output of the first D-flip-flop is connected to the second input of the first element OR, and the inverse output to the second input of the second element AND, you (L stroke of the first element OR connected to the second input the third element I, the pulse generator output is connected to the sinusoidal voltage generator input and the second counter input, the first output of which is connected to the first inputs of the decoder, the second OR element, the RS flip-flop and after 00 the second element is NOT to the information ones. D-flip-flops, 05 second output of the second counter through O the first one-shot is connected to the inputs of the reset of the second counter and the first and second D-trigger, the output of the sinusoidal voltage generator through the second comparator is connected to V To the left input of the decoder, the output of which is connected to the second input of the R-S flip-flop and through the second one-shot to the second input of the second OR element, the output of which is connected to the control inputs of the switch and dual-channel switch, the output of the R-S-flip-flop is connected to the control input of the common-mode switch.

Description

Изобретение относитс к автоматике и вь ч:ислителькой технике и может иыть использовано дл св зи аналоговьж , источников информации с цифровой вычислительной маимной.The invention relates to automation and all: technology and can be used to connect analog sources of information from a digital computational device.

Цель изобретени повышение помехозащищенности н точности преобразовател без увеличени динамической погрешности.The purpose of the invention is to increase the noise immunity and accuracy of the converter without increasing the dynamic error.

На фиг. 1 изобра/лена блок-схема преобразовател угол-фаза-код; на фиг. 2 - временные диаграммы его работы .FIG. 1 shows a block diagram of the angle-phase-code converter; in fig. 2 - time diagrams of his work.

Преобразователь содержит синуснокосипусный вращающийс трансформатор (СКВТ)1J генератор 2 синусоидального напр лсени , переключатель 3 синфазных напр /кений, фазосдвигающую цепь 4, переключатель 5, фильтр 6, счетчик 7, компаратор 8, двухканальный ключ 9, элемент И 10, элемент НЕ 11, элемент И 12; D-триггеры 13 к 14, элемент ИЛИ 15; элемент И 16, генератор 17 импульсов, блок 18 управлени , состо щий из компаратора 19; счетчика 20 дешифратора 21, одновибраторов 22 и 23, элемента ИЛИ 24, элемента НЕ 25 R-S-триггера 26.The converter contains a sinus-bead-shaped rotating transformer (SCWT) 1J generator 2 of a sinusoidal voltage, a switch 3 of common mode voltage, a phase-shifting circuit 4, switch 5, filter 6, counter 7, comparator 8, dual-channel switch 9, element 10, HE 11, element 11, element and 12; D-flip-flops 13 to 14, the element OR 15; element 16; pulse generator 17; control block 18 consisting of comparator 19; counter 20 of the decoder 21, one-shot 22 and 23, the element OR 24, the element NOT 25 R-S flip-flop 26.

Преобразователь работает следуюпщм образом.The converter works as follows.

Цикл кодировани угла занимает два с полориной периода onopHoio напр жени и,-,, (фиг, 2) генератора 2 синусоидального напр жени . Напр жение U, ч;-;ступа на первичную обмотку СКВТ 1, вызывает по вление на вторичных обмотках напр жений U и Ug, амплитуды которых пропорциональны синусу и косинусу угла поворота ротора СКВТ 1. Напр лсени Ug (фиг. 2) поступают на входы переключател 3 синфазных напр ений, В начале первого периода опорного напр жени U управл ющее напр жение Ц, , формируемое блоком 18 управлени , устанавливает контакты переключател 3 синфазных напр жений в положение I,The angle coding cycle takes two onopHoio periods of a voltage and, -, two (half), and a sinusoidal voltage generator 2, (Fig 2). Voltage U, h; -; A mortar on the primary winding of ACS1, causes the appearance on the secondary windings of voltages U and Ug, whose amplitudes are proportional to the sine and cosine of the rotation angle of the rotor of ACS 1. The voltage of Ug (Fig. 2) is fed to the inputs switch 3 common-mode voltage, At the beginning of the first period of the reference voltage U, the control voltage C, formed by control unit 18, sets the contacts of the switch 3 common-mode voltage to position I,

При этом на выходе фазосдвигающей . цепи 4 и соответственно на выходе переключател 5 формируетс напр жение Ui, фаза которого пропорциональна углу d поворота ротора СКБТ 1.In this case, the phase shifting output. circuit 4 and, accordingly, at the output of switch 5, a voltage Ui is formed, the phase of which is proportional to the rotation angle d of the rotor of the SCBT 1.

Переключатель 5 под воздействием управл ющего напр жени Ug за1 1ьгкает выход фазосдвигающей цепи 4 на общую aiiJHy в моменты времени, соответствующие переходам через нуль опорного напр жени U,. Управл ющее напр жение и устанавливает контакты переключател 3 синфазных напр жений в положение П в начале второго периода опорного напр жени U.The switch 5 under the influence of the control voltage Ug closes the output of the phase-shifting circuit 4 to the common aiiJHy at the times corresponding to zero transitions of the reference voltage U ,. The control voltage and pins of the common-mode voltage switch 3 to the position P at the beginning of the second period of the reference voltage U.

При этом на выходе фазосдвигающей цепи 4 и переключател 5 формируетс напр жение U, фаза которого пропорциональна углу поворота ротора СКВТ 1. Во врем лt и 4t2(фиг,2) происходит прекращение переходных процессов, вызванных перезар дом реактивных элементов фазосдвигающей цепи 4 и фильтра 6 из-за коммутации входов фазосдвигающей цепи 4 переключателем 3 синфазных напр жений.At the same time, at the output of the phase-shifting circuit 4 and the switch 5, a voltage U is formed, the phase of which is proportional to the rotation angle of the rotor of the SCRT 1. During lt and 4t2 (FIG. 2), the transient processes caused by overcharging the reactive elements of the phase-shifting circuit 4 and filter 6 due to the switching of the phase-shift circuit inputs by 4 switches of 3 common-mode voltages.

С выхода переключател 5 напр жение Ug поступает на вход фильтра 6, Блок 9 ключей под воздействием управл ющего напр жени Ug замыкает реактивные элементы фильтра 6 на общую шину, уменьша длительность переходных процессов, возникающих при коммутации входов фазосдвигающей цепи 4 переключателем 3.From the output of the switch 5, the voltage Ug is fed to the input of the filter 6, Block 9 of the keys under the influence of the control voltage Ug closes the reactive elements of the filter 6 to the common bus, reducing the duration of transients that occur when the inputs of the phase-shifting circuit 4 are switched by switch 3.

Напр жение U,, отфильтрованное от помех и шумов, поступает на вход компаратора 8, который формирует сигналы и в момент перехода напр жени И j; через ноль. Выходное напр жение компаратора И поступает на первый вход элемента И 10 и на вход элемента НЕ 11. На выходе элемента НЕ 11 формируетс сигнал Un, противоположный по фазе сигналу U Сигнал U поступает с выхода элемента НЕ 11 на второй вход элемента И 12. Триггеры 13 и 14 под воздействием управл ющего сигнала U устанавливаютс в положение 1, и на соответствующие входы элементов И 10 и И 12 поступают разрешающие уровни логической единицы . На информационные входы триггеров 13 и 14, с выхода блока 18 управлени , поступает управл ющее напр жение ид . Первьй положительный перепад напр жений U, или при наличии сигнала U, равного логическому нулю, переводит один из триггеров 13 или 14 в состо ние логического нул в момент времени, пропорциональный углу поворота СКВТ 1 .При срабатывании триггера 13 уровень логического нул запирает элемент И 12 и запрещает дальнейшее прохождение сигналов Uj на счетный вход триггера 14. При срабатывании триггера 14 запираетс элемент И 10, и запрещаетс прохождение сигнала Uj.Ha счетный вход триггера 13. Пусть в момент t сработал триггер 14 (фиг. 2). Потенциал логической единицы через элемент ИЛИ 15 поступает на элемент И 16, к второму вход которого подключен генератор 17 импульсов . Высокочастотные импульсы ге нератора 17 заполн ют счетчик 7. Во врем второго периода опорного напр жени U(,, положительный перепад напр жени и,, при наличии сигнала U , равного логической единице, переводит триггер 14 в состо ние 1 (момент времени t , пропорциональный углу поворота ротора СКВТ 1), и на входе/элемента И 16 оказываетс потенциал логического нул . Прохождени импульсов генератора 17 на вход счет чика 7 прекращаетс . Следовательно, на выходе одного из триггеров 13 и 14 и соответственно на выходе элемен I 1 (Х 15 формируетс временной интерта ИЛИ , длительность которого пропорвалЛС , „ циональна углу 2. В счетчике 7 фиксируетс число импульсов, пропорциональное углу d. Наличие элемента НЕ 11, формирующего сигнал U из сигнала и,, позвол ет производить формирование временного интервала/st , про-порционального измер емому углу 2оС не только йри переходах напр жени U из отрицательной области в положительную , но и по переходам через нуль напр жени U из положительной области в отрицательную, что, в свою очередь , позвол ет увеличить врем переходных процессов ( &t без увеличени времени преобразовани . Уменьшение длительности переходного процесса позвол ет сузить полосу пропусканий фильтра 6. Сужение полосы пропускани фильтра 6 приводит к повышению помехозащищенности и точности преобразовател .The voltage U ,, filtered from noise and noise, is fed to the input of the comparator 8, which generates signals at the time of the voltage transition And j; through zero. The output voltage of the comparator I is fed to the first input of the element AND 10 and to the input of the element NOT 11. The output of the element NOT 11 generates a signal Un, which is opposite in phase to the signal U and 14 under the influence of the control signal U are set to position 1, and the resolving levels of the logical units are fed to the corresponding inputs of the elements 10 and 12. At the information inputs of the flip-flops 13 and 14, from the output of the control unit 18, the control voltage Id comes. The first positive voltage drop U, or in the presence of a signal U equal to logical zero, translates one of the flip-flops 13 or 14 into a state of logical zero at a time instant proportional to the angle of rotation of the trigger 1. When the trigger 13 is triggered, the level of logical zero locks the AND 12 element and prohibits further passage of the signals Uj to the counting input of the trigger 14. When trigger 14 is triggered, the element 10 is locked, and the signal Uj.Ha is prevented from passing the counting input of the trigger 13. Let trigger 14 operate at time t (Fig. 2). The potential of the logical unit through the element OR 15 is fed to the element And 16, to the second input of which is connected a generator of 17 pulses. The high-frequency pulses of the generator 17 fill the counter 7. During the second period of the reference voltage U (a, a positive voltage drop and, in the presence of a signal U equal to a logical one, switches trigger 14 to state 1 (the time t, proportional to the rotation angle of the rotor of the ACS 1), and the potential of logic zero at the input / of the element 16. The pulse of the generator 17 at the input of the counter 7 stops, therefore, at the output of one of the triggers 13 and 14 and respectively at the output of the element I 1 (X 15 time int is formed of the OR OR, the duration of which is interrupted, is “nationalized to angle 2. Counter 7 records the number of pulses proportional to angle d. The presence of an element NOT 11 generates a signal U from the signal and allows the formation of a time interval / st proportional to the measured the angle of 2 ° C is not only the transition voltage U from the negative to the positive region, but also through the zero crossing voltage U from the positive to the negative region, which, in turn, allows an increase in the transient time (& t without increasing conversion time. Reducing the duration of the transient process allows narrowing the bandwidth of the filter 6. The narrowing of the bandwidth of the filter 6 leads to an increase in the noise immunity and accuracy of the converter.

Claims

ANGLE-PHASE converter containing a sinusoidal voltage generator, the output of which is connected through a sine-cosine rotating transformer to the information input of the common-mode voltage switch, the output of which is connected to the input of the phase-shifting circuit, the first comparator, the output of which is connected to the first input of the first element And, the output of which is connected to the sync input of the first D-trigger, the second element And, the third element And, the output of which is connected to the input of the first counter, the output of which is the output of the conversion a device, a pulse generator, the output of which is connected to the first input of the third AND element, characterized in that, in order to increase the noise immunity and accuracy of the converter, a switch, a filter, a two-channel key, two NOT elements, a second D-trigger, two OR elements are introduced into it , a second comparator, a decoder, two single vibrators, a second counter, an R-Trigger, a phase-shifting circuit output is connected to the information input of the switch, the first output of which is connected to a common bus, and the second to the filter input, the first and second outputs of which Through a two-channel key, they are connected to the common bus, and the third output is connected through the first comparator and the first element in series to the first input of the second AND element, the output of which is connected to the clock input of the second D trigger, whose direct output is connected to the first input of the first OR element, and the inverse output connected to the second input of the first AND element, the direct output of the first D-trigger is connected to the second input of the first OR element, and the inverse output to the S second input of the second AND element, the output of the first OR element It is connected to the second input of the third AND element, the output of the pulse generator is connected to the input of the sinusoidal voltage generator and the input of the second counter, the first output of which is connected to the first inputs of the decoder, the second OR element, the RS trigger and through the second element NOT to the information inputs of the first and second D-flip-flops, the second output of the second counter through the first one-shot is connected to the reset inputs of the second counter and the first and second D-flip-flops, the output of the sinusoidal voltage generator through the second comparator is connected to the second th input of the decoder, the output of which is connected to the second input of R-S-trig ger and through the second monostable to the second input of the second OR gate whose output is connected to the inputs are grappling switch and two-channel switch, the output R-S-flip-flop is connected to the input control common mode voltage switch.