SU1184096A1

SU1184096A1 - Digital-to-analog converter

Info

Publication number: SU1184096A1
Application number: SU843746243A
Authority: SU
Inventors: Sergej M Ershov
Original assignee: Le I Mekh
Priority date: 1984-05-22
Filing date: 1984-05-22
Publication date: 1985-10-07

Description

Изобретение относится к вычислительной технике и предназначено для преобразования информации, представленной в цифровом виде, в аналоговую форму - двуполярное напряжение, и может быть использованоThe invention relates to computing and is designed to convert information presented in digital form into analog form - bipolar voltage, and can be used

для связи цифровых устройств с аналоговыми .to connect digital devices with analog.

Целью изобретения является расширение области применения за счетThe aim of the invention is to expand the scope due to

5 обеспечения двуполярного напряжения (двухквадрантное преобразова1184096 45 providing bipolar voltage (two-quadrant transform)

нне) на выходе устройства при одной полярности опорного напряжения или обеспечения четырехквадрантного преобразования при изменении полярности опорного напряжения. 5not) at the output of the device with one polarity of the reference voltage or providing four-quadrant conversion when changing the polarity of the reference voltage. five

На чертеже приведена функциональная схема предлагаемого цифроаналогового преобразователя.The drawing shows a functional diagram of the proposed digital-to-analog converter.

Устройство содержит источник 1 напряжения смещения, токовое зерка- 10 ло 2, два источника 3 и 4 напряжения питания отрицательной 3 и положительной 4 полярности, блок 5 переключателей разрядных токов, первый р-η-р-транзистор 6, блок 7 15The device contains a source of 1 bias voltage, current mirror 10 lo 2, two sources 3 and 4 supply voltage negative 3 and positive 4 polarities, block 5 switches of discharge currents, the first p-η-p transistor 6, block 7 15

(источников разрядных токов, цепь 8 из двух последовательно соединенных резистор'ов, источник 9 опорного напряжения,"усилитель 10, резистор 11, регулируемый резистор 12 и второй р-П-р-транзистор 13.(sources of discharge currents, circuit 8 of two series-connected resistors, source 9 of the reference voltage, "amplifier 10, resistor 11, adjustable resistor 12, and the second p-P-p transistor 13.

Аналоговый вход блока 7 источников разрядных токов подключен к источнику 9 опорного напряжения, а выходы - к входам блока 5 переклю- ₂₃чателей разрядных токов, цифровые входы 14 которого являются входной шиной устройства. Первый выход 15 блока 5 переключателей разрядных токов соединен.с эмиттером первого р-п-р-транзистора 6, база и коллектор которого подключены соответственно к выходу 16 источника 1 напряжения смещения и к первому входу 17 токового зеркала 2, выход 18 которого соединен с одним выводом це- 35 пи 8 из двух последовательно включенных резисторов 19 и 20, а второй вход токового зеркала 2 подключен к выходу источника 3 напряжения питания отрицательной по- ⁴⁰лярности.Analog input unit 7 bit current source connected to the source 9 of reference voltage, and outputs - to the inputs of the switching unit 5. ₂₃ ents discharge currents, digital inputs 14 which are input devices bus. The first output 15 of the block 5 switches of the discharge currents is connected to the emitter of the first pnp transistor 6, the base and collector of which is connected respectively to the output 16 of the bias voltage source 1 and to the first input 17 of the current mirror 2, the output 18 of which is connected to one 35 pi tse- terminal 8 of the two series-connected resistors 19 and 20, and the second input of the current mirror 2 is connected to the output of power supply voltage 3 ⁴⁰ po- negative polarity.

Выход источника 4 напряжения питания положительной полярности подключен через дополнительный резистор 11 к эмиттеру второго р-п-р транзистора 13 и через резистор 12 ‘к эмиттеру первого р-П-р-транзистора 6. Эмиттер второго р-п-р-тран-зистора 13 подключен к второму выходу 21 блока 5·переключателей 50 разрядных токов и к второму выводу последовательной цепи 8 из резисторов 19 и 20.The output of the source 4 of the supply voltage of positive polarity is connected via an additional resistor 11 to the emitter of the second pnp transistor 13 and through the resistor 12 'to the emitter of the first pnpr transistor 6. Emitter of the second pnpr transistor 13 is connected to the second output 21 of the block 5 · switches 50 bit currents and to the second output of the series circuit 8 of resistors 19 and 20.

Вход 22 и выход 23 двухкаскадно- 55 го усилителя 10, содержащего первый 24 и второй 25 каскады, соединены соответственно с выходом 18Input 22 and output 23 of a two-stage 55 amplifier 10 containing the first 24 and second 25 stages are connected respectively to output 18

токового зеркала 2 и с выходом преобразователя. Первые и вторые выходы 26 и 27 первого каскада 24 соединены соответственно с первыми и вторыми входами 28 и 29 второго каскада 25, выход 23 которого соединен с общей точкой резисторов 19 и 20.current mirror 2 and with the output of the converter. The first and second outputs 26 and 27 of the first cascade 24 are connected respectively to the first and second inputs 28 and 29 of the second stage 25, the output 23 of which is connected to the common point of resistors 19 and 20.

Первый каскад 24 усилителя выполнен на транзисторе 30 р-п-р типа и транзисторе 31 п-р-η-типа, объединенные эмиттеры которых являются входом 22 усилителя, коллекторы транзисторов через первый 32 и четвертый 33 резисторы подключены к вторым и третьим входам усилителя 10 и непосредственно с первым и вторым выходами первого каскада усилителя.The first cascade 24 of the amplifier is made on a transistor 30 ppp type and a transistor 31 nr-η-type, the combined emitters of which are the input 22 of the amplifier, the collectors of transistors through the first 32 and fourth 33 resistors are connected to the second and third inputs of the amplifier 10 and directly with the first and second outputs of the first amplifier stage.

Базы р-п-р- и п-р-п-транзисторов 30 и 31 соответственно первого каскада соединены с первым 34 и вторым 35 выходами источника 36 напряжений смещения транзисторов первого •каскада 24.The ppn and ppn transistors 30 and 31, respectively, of the first cascade base are connected to the first 34 and second 35 outputs of the bias voltage source 36 of the transistors of the first cascade 24.

Второй каскад 25 выполнен на . транзисторе 37 η-ρ-η-типа и транзисторе 38 р~η-р-типа, объединенные коллекторы которых являются выходом 23 усилителя, базы являются соответственно первыми 28 и вторыми 29 входами второго каскада 25, а эмиттеры через второй 39 и третий 40 резисторы соединены с выходами источников напряжения отрицательной 3 и положительной 4 полярности. Источник 36 напряжений смещения транзисторов первого каскада 24 выполнен на последовательно соединенных стабилитроне 41, транзисторах 42 и 43 соответственно р-п-ри η-ρ-п-типов и резисторе 44, причем первый вывод стабилитрона 41 и первый вывод резистора 44 соединены соответственно с отрицательным и положительным полюсами выходами источников напряжений отрицательной 3 и положительной 4 полярности, коллектор и база р-П-р-транзистора 42 объединены с вторым выводом стабилитрона 41 и являются первым выходом 34 источника 36 напряжений смещения транзисторов первого каскада, коллектор и база р-п-р-транзистора 43 объединены с вторым выводом резистора 44 и являются вторым выходом 35 источника 36 напряжений смещения транзисторов первого каскада.The second cascade 25 is made on. 37 η-ρ-η-type transistor and a 38 p ~ η-p-type transistor, the combined collectors of which are the output 23 of the amplifier, the bases are respectively the first 28 and second 29 inputs of the second stage 25, and the emitters through the second 39 and third 40 resistors connected to the outputs of the voltage sources of negative 3 and positive 4 polarities. The source 36 of the bias voltage of the transistors of the first cascade 24 is made on series-connected Zener diodes 41, transistors 42 and 43, respectively, of pn-η-ρ-n-types and resistor 44, with the first output of the Zener diode 41 and the first output of resistor 44 connected to negative and the positive poles are the outputs of the voltage sources of negative 3 and positive 4 polarities, the collector and the base of pp-p-transistor 42 are combined with the second output of the zener diode 41 and are the first output 34 of the bias voltage source 36 transistor in a first stage, the collector and base of the p-n-p transistor 43 combined with the second terminal of resistor 44 and output 35 are the second source bias voltages of the transistors 36 of the first stage.

5five

11840961184096

Источник 1 напряжения смещения первого 6 и второго 13 транзисторов выполнен на последовательно соединенных резисторе 45 и р-п-ртранзисторе 46, эмиттер которого соединен с общей шиной, объединенные коллектор, база транзистора и первый вывод резистора 45 являются выходом 16 источника 1 смещения, а второй вывод резистора 45 соединен с выходом источника напряжения питания отрицательной полярности.The source 1 of the bias voltage of the first 6 and second 13 transistors is made on the series-connected resistor 45 and pn-transistor 46, the emitter of which is connected to a common bus, the combined collector, the base of the transistor and the first output of the resistor 45 are the output 16 of the bias source 1, and the second the output of the resistor 45 is connected to the output of the power supply source of negative polarity.

Токовое зеркало 2 выполнено на трех и-р-П-транзисторах 47 - 49. Объединенные база первого транзистора 47 и коллектор второго п-р-п транзистора 48 являются входом 17 токового зеркала 2. Коллектор первого п-р-п-транзистора 47'подключен к общей шине, а эмиттер соединен непосредственно с базами второго 48 и третьего 49 Р-р-η -транзисторов и через первый резистор 50 с выходом Источника 3 напряжения отрицательной полярности и с первыми выводами второго 51 и третьего 52 резисторов. ' Эмиттеры второго 48 и третьего 49 Π-р-η-транзисторов подключены к вторым выводам второго 51 и третьего 52 резисторов. Коллектор третьего η-р-п-транзистора 49 является выходом 18 токового зеркала 2.The current mirror 2 is made on three i-pn-transistors 47 - 49. The combined base of the first transistor 47 and the collector of the second npp transistor 48 are the input 17 of the current mirror 2. The collector of the first np-transistor 47 ' connected to a common bus, and the emitter is connected directly to the bases of the second 48 and third 49 Pp-η transistors and through the first resistor 50 with the Source 3 output of the negative polarity and the first terminals of the second 51 and third 52 resistors. The emitters of the second 48 and third 49 Π-p-η transistors are connected to the second terminals of the second 51 and third 52 resistors. The collector of the third η-pn transistor 49 is the output 18 of the current mirror 2.

Устройство работает следующим образом.The device works as follows.

Статический режим первого 6 и второго 13 р-й-р-транзисторов обеспечивает работу указанных транзисторов в линейном режиме А во всем_ диапазоне токов с выходов 15 и 21 блока 5 переключателей разрядных токов. Напряжение смещения на базах транзисторов 6 и 13 поступает с выхода 16 источника 1 напряжения смещения отрицательной полярности и равно падению напряжения база эмиттер.The static mode of the first 6 and second 13 pth transistors ensures that these transistors work in linear mode A throughout the current range from the outputs 15 and 21 of the block 5 of the discharge current switches. The bias voltage on the bases of transistors 6 and 13 comes from the output 16 of the source 1 of the bias voltage of negative polarity and is equal to the voltage drop of the base emitter.

При согласованных параметрах транзисторов 6, 13 и 46 потенциалы эмиттеров транзисторов 6 и 13 близки к нулю. Через резисторы 11 и 12 от второго источника 4 питания в эмиттеры транзисторов 13 и 6 втекают токи, которые устанавливают линейный режим А. Входное сопротивление транзисторов 6 и 13 мало^ так как они включены по схеме "Общая база". При равных токах эмиттеров транзисторов 6 и 13 выходной ток токового зеркала 2 равен коллек торному току транзистора 13 и ток через выход 18 равен нулю.With the agreed parameters of transistors 6, 13 and 46, the emitter potentials of transistors 6 and 13 are close to zero. Through resistors 11 and 12 from the second power source 4 to the emitters of transistors 13 and 6 flows currents that establish the linear mode A. The input resistance of transistors 6 and 13 is small ^ since they are included in the "Common Base" scheme. At equal emitter currents of transistors 6 and 13, the output current of current mirror 2 is equal to the collector current of transistor 13 and the current through output 18 is zero.

Статический режим первого 24 и второго 25 каскадов устанавливается так, что транзисторы 30 и 31 работают в режиме А, а транзисторы 37 и 38 - в режиме АВ. Через транзисторы 30 и 31 протекают равные токи, создающие на резисторах 32 и 33 с равными сопротивлениями одинаковые падения напряжения, которые отпирают транзисторы 37 и 38 второго каскада 25 и обеспечивают режим работы АВ. При равных токах транзисторов 37 и 38 напряжение на выходе 23 равно нулю.The static mode of the first 24 and second 25 stages is set so that transistors 30 and 31 operate in mode A, and transistors 37 and 38 operate in mode AB. Through the transistors 30 and 31 flow equal currents, creating on the resistors 32 and 33 with equal resistance the same voltage drops, which unlock the transistors 37 and 38 of the second stage 25 and provide the operating mode AB. At equal currents of transistors 37 and 38, the voltage at output 23 is zero.

Ток через транзисторы 30 и 31 первого каскада 24 определяется параметрами источника 36 напряжений смещения.The current through the transistors 30 and 31 of the first cascade 24 is determined by the parameters of the source 36 voltage bias.

При согласованных параметрах транзисторов 30 и 42 и 31 и 43 через последовательно включенные транзисторы 30 и 31 первого каскада 24 и последовательно включенные транзисторы 42 и 43 источника 36 смещения протекают равные токиWhen the agreed parameters of the transistors 30 and 42 and 31 and 43 through the series-connected transistors 30 and 31 of the first stage 24 and the series-connected transistors 42 and 43 of the source 36 bias flow equal currents

^{7 427 42}

где 0_сг- напряжение на стабилитроне 41;where 0 _sg is the voltage at the zener diode 41;

^ьэ~ напряжение база - эмиттер.^ df ~ voltage base - emitter.

Напряжение стабилизации стабилитрона 41 выбирается из тех соображений, что в статическом режиме потенциал входа 22 первого каскада 24 отрицателен и равен 2-3 В. Этим обеспечивается нормальный режим работы второго транзистора 13 потенциал базы которого отрицателен и равен υθ₃. Транзисторы 30 и ,31 включены по схеме "Общая база", имеют малое входное сопротивление и потенциал входа 22 мало изменяется при переходе от статического режима к динамическому.The stabilization voltage of the Zener diode 41 is chosen from those considerations that in static mode the potential of the input 22 of the first cascade 24 is negative and equal to 2-3 V. This ensures the normal operation of the second transistor 13 whose base potential is negative and equal to υθ ₃ . Transistors 30 and 31 are included in the Common Base circuit, have low input impedance, and the potential of input 22 changes little when changing from static to dynamic mode.

Из описания статического режима всех каскадов преобразователя следует, что через резистор 19 (при нулевом напряжении на выходе 23) протекает ток, который и создает на входе 22 отрицательный потенциал 2-3 В. Установка необходимого тока через резистор 19 прово7From the description of the static mode of all converter stages, a current flows through resistor 19 (at zero voltage at output 23), which creates a negative potential of 2-3 V at input 22. Setting the required current through wire resistor 19

11840961184096

8eight

дится переменным резистором 12 "Ком-! пенсация смещения". Регулировкой резистора 12 в исходном состоянии задается ток через первый транзистор 6 больше тока через второй транзистор 13 и, таким образом? выходной ток токового зеркала 2 больше тока транзистора 13 на необходимую величину.It is given by a variable resistor 12 "Compensation offset." The adjustment of the resistor 12 in the initial state sets the current through the first transistor 6 more current through the second transistor 13, and thus? the output current of the current mirror 2 is greater than the current of the transistor 13 by the required value.

Преобразователь преобразует в двуполярное напряжение смещенный двоичный код. Поэтому за исход’ное состояние удобнее принять случай, когда на цифровых входах 4 действует код 100...0. При таком коде токи, например, вытекающие из первого 15 и второго 21 выходов блока 5 переключателей разрядных токов, отличаются один от другого на эквивалент младшего разряда. Направление токов выходов 15 и 21 определяется полярностью источника 9 опорного напряжения: при положительном опорном напряжении токи вытекают из выходов 15 и 21, при отрицательной полярности, наоборот, втекают в выходы 15 и 21 блока 5 переключателей разрядных токов.The converter converts the shifted binary code into bipolar voltage. Therefore, it is more convenient to accept the outcome when the case when the digital inputs 4 have the code 100 ... 0. With this code, the currents, for example, arising from the first 15 and second 21 outputs of the block 5 of the switches of the discharge currents, differ from one another by the equivalent of the least significant bit. The direction of the currents of the outputs 15 and 21 is determined by the polarity of the source 9 of the reference voltage: with a positive reference voltage, the currents flow out of the outputs 15 and 21, with a negative polarity, on the contrary, flow into the outputs 15 and 21 of the block 5 switches of the discharge currents.

На выходе 25 преобразователя устанавливается посредством резистора 12 нулевое напряжение.At the output 25 of the Converter is installed by the resistor 12 is zero voltage.

В таблице приведены данные для десятиразрядного преобразователя.The table shows the data for a ten-bit converter.

При увеличении кода на входах 14 от 10... 0 и приближении к кодуWhen increasing the code on inputs 14 from 10 ... 0 and approaching the code

111...1 возрастает ток выхода 15 и уменьшается ток выхода 21 блока 5 переключателей разрядных токов. При этом увеличивается ток первого транзистора 6, следовательно, входной ток токового зеркала 2 и уменьшается ток второго транзистора 13. Вследствие этого при изменении кода на один бит ток через выход 18 увеличивается на удвоенный эквивалент младшего разряда. Рост тока через вход 22 двухкаскадного усилителя нарушает равенство токов транзисторов 30 и 31, ток через транзистор 31 увеличивается, а через транзистор 30 уменьшается. Происходит понижение потенциалов входов 26 и 29 второго каскада 25 и токи транзисторов 37 и 38 изменяются в противоположных направлениях: ток транзистора 38 увеличивается, а ток транзистора 39 уменьшается.На выходе 23 появляется напряжение положительной полярности.111 ... 1 increases the output current 15 and decreases the output current 21 of the block 5 of the discharge current switches. This increases the current of the first transistor 6, therefore, the input current of the current mirror 2 and the current of the second transistor 13 decreases. As a result, when the code is changed by one bit, the current through output 18 increases by two times the equivalent of the low-order bit. The increase in current through the input 22 of the two-stage amplifier violates the equality of the currents of the transistors 30 and 31, the current through the transistor 31 increases, and through the transistor 30 decreases. The potentials of the inputs 26 and 29 of the second cascade 25 decrease and the currents of transistors 37 and 38 change in opposite directions: the current of transistor 38 increases and the current of transistor 39 decreases. A voltage of positive polarity appears at output 23.

Через резистор 19 осуществляется параллельная обратная отрицательная связь? улучшающая линейность преобразователя и уменьшающая входное и выходное сопротивления двухкаскадного усилителя, и, следовательно, повышает быстродействие и уменьшает влияние изменений внешней нагрузки на коэффициент усилет. ния цифроаналогового преобразователя .Is parallel feedback through resistor 19? improves the linearity of the converter and reduces the input and output impedances of the two-stage amplifier, and, consequently, increases the speed and reduces the effect of changes in external load on the gain factor. digital-to-analog converter.

Через резистор 20 осуществляется аналогичная обратная связь. Изменением глубины этой обратной связи устанавливается необходимый коэффициент усиления.Through the resistor 20 is a similar feedback. By varying the depth of this feedback, the required gain is set.

При коде 11 ... 1 напряжение на выходе 23 достигает верхней границы диапазона преобразователя.With code 11 ... 1, the voltage at output 23 reaches the upper limit of the converter range.

Уменьшение кода на входах 14 от кода 10...0 уменьшает ток на выходе 15 и увеличивает ток на выходе 21 блока 5 переключателей разрядных токов.Reducing the code on the inputs 14 from code 10 ... 0 reduces the current at the output 15 and increases the current at the output 21 of the block 5 of the discharge current switches.

Таким образом, уменьшение тока первого транзистора 6 и, следовательно, уменьшение входного тока . токового зеркала 2, а также увеличение тока второго транзистора 13 изменяет направление тока через вход 22 двухкаскадного усилителя. Увеличение тока транзистора 30 и уменьшение тока транзистора 31 повышает потенциалы входов 28 и 29 второго каскада 25. Ввиду увеличения тока транзистора 37 и уменьшения тока транзистора 38 на выходе 23 появляется напряжение отрицательной полярности, пропорциональное отклонению кода на входах 4 от кода 10...0. При коде 000...0 выходное напряжение достигает нижней границы диапазона преобразователя.Thus, a decrease in the current of the first transistor 6 and, consequently, a decrease in the input current. current mirror 2, as well as increasing the current of the second transistor 13 changes the direction of the current through the input 22 of the two-stage amplifier. Increasing the current of transistor 30 and reducing the current of transistor 31 increases the potentials of the inputs 28 and 29 of the second stage 25. Due to an increase in the current of transistor 37 and a decrease in the current of transistor 38, a negative polarity voltage appears at the output 23 proportional to the code deviation at inputs 4 from code 10 ... 0 . With code 000 ... 0, the output voltage reaches the lower limit of the converter range.

99

1 1840961 184096

10ten

Код входов 4 Entry code 4 Выходные токи блока 3, нормированные к току младшего разряда на выходах Output currents of unit 3, normalized to current low-level discharge Выходное напряжение на выходе 21 Output voltage exit 21 5 five 19 nineteen 1111111111 1111111111 1023 1023 0 0 и_оп(1-2’)and _op (1-2 ') 1111111110 1111111110 1022 1022 1 one 1000000001 1000000001 513 513 510 510 и оп and op 1000000000 1,000,000,000 512 512 511 511 0 0 0111111111 0111111111 511 511 512 512 -Ч»²’’-Ch " ² " -9 -9 0000000001 0000000001 1 one 1022 1022 -υ_οη(ΐ-2 )-υ _οη (ΐ-2) 0000000000 0000000000 0 0 Г023 G023 ~^оп ~ ^ op

ЖF

Claims

1. A DIGITAL CONVERTER containing a voltage source. displacement, current mirror, two sources of supply voltage, respectively, negative and positive polarities, a block of switches of discharge currents, the first pnp-transistor and a block of sources of discharge currents, the outputs of which are connected

with the block of switches of the discharge currents, the digital inputs of which are the input bus of the device ^ and the first output is connected to the emitter of the first p-η-p transistor, the base and collector of which is connected respectively to the source of the bias voltage and to the first input of the current-mirror, the second " the input of which is connected to the output of a voltage source of negative polarity, the output to the first output of the circuit and two series-connected resistors, characterized in that, in order to expand the scope of application, the source has been inserted o voltage, the output of which is connected to the input of a source of discharge current sources, an amplifier, an additional resistor, a variable resistor and a second ppn-transistor, whose base is connected to the output of a bias voltage source, the emitter - directly to the second output of a switch of discharge currents and through an additional resistor with an output and a source of supply voltage of positive polarity, which is combined with the third 'output of the switch block of the discharge currents and through the variable resistor is connected to the emitter first about the p-transistor, the collector of the second p-p-transistor is connected to the output of the current mirror and the first input of the amplifier, the output of which is the output bus of the device and is connected to a common point of the circuit of two series-connected resistors, the second output of which is connected to the emitter of the second ρ-η-ρ transistor, the second and third inputs of the amplifier are connected respectively to the outputs of the power supply sources of negative and positive polarities, and the output of the power supply source of negative polarity is connected to the input voltage source mixing.

2, the device according to claim 1, in accordance with the fact that the amplifier is made on two symmetrical stages of two complementary transistors in each stage,

1184096

The emitted emitters of the p-p-p- and p-p-ptransistors of the first cascade are the input of the amplifier, the bases of the transistors of the first cascade are connected to the first and second outputs of the source. The nickname of the bias voltage of the transistors of the first stage, the collector of the pnp transistor of the first cascade is connected to the first output of the first resistor, the second output of which is combined with the first input of the bias voltage source of the transistors of the first cascade and the first output of the second resistor and is the second input of the amplifier, the second output The second resistor is connected to the emitter of the η-p-η transistor of the second stage, the collector of which is combined with the collector of the pnp transistor of the same cascade and is the output of the amplifier, the emitter of the p-p-transistor and the second cascade and collector of the р-p-η transistor of the first cascade, respectively, through the third and fourth resistors are combined with the second input of the bias voltage source of the transistors of the first cascade and are the third input of the amplifier, collectors pnp- and (1-p- n ~ transistors of the first cascade are connected respectively to the bases lrn and pnpr transistors of the second cascade.

3. Device pop. 1, characterized in that the bias voltage source is made on a resistor and p-6-p transistor, the emitter of which is connected to a common bus, and the base and collector are connected. with the first output of the resistor and are the output of the bias voltage source, the second output of the resistor is the input of the bias voltage source.

4. The device according to p. 1, characterized in that the current mirror is made on three-pass transistors and three resistors, the base of the first and the collector of the second p-transistor are combined and are the first input of the current mirror, the collector of the first

П-р-Л-transistor is connected to the common bus, and the emitter is connected to the bases of the second and third p-p-P transistors and the first terminal of the first resistor, the second terminal of which is combined with the first terminals of the second and third resistors and is the second output of the current mirror , the emitters of the second and third pp-η-transistors are connected to the second terminals of the second and third resistors, respectively, the collector of the third p-p-transistor is the output of the current mirror.

5. Device pop. 2, characterized in that the source

The bias voltages of the transistors of the first stage of the amplifier are made on a zener diode, pnp and prn transistors and a resistor, the first output of which and the first output of the zener diode are respectively the second and first inputs of the bias voltage source of the first stage transistors, the collector and the base of the p-B-ρ-transistor are combined with the second output of the Zener diode and are the first output of the bias voltage source of the transistors of the first cascade, the collector and the base of the p-p-trans- ^! the resistors are combined with the second pin '! resistors and are the second output of the bias voltage source of the transistors of the first cascade, the emitters of p – I – p– and n – p – p –– transistors are combined.