SU1182434A1 - Измеритель фазовых сдвигов - Google Patents

Abstract

ИЗМЕРИТЕЛЬ ФАЗОВЫХ СДВИГОВ, содержащий на входе блок высоких частот, два выхода которого соединены с входами смесителей, о т л ичающийс  тем, что, с целью повьппени  быстродействи  при сохранении высокой точности путем устранени  амплитудно-фазовой погрешности вследствие проведени  измерений при двух значени х опорной частоты и обработки результатов измерений, в него введены вычислительный блок, синтезатор частот, коммутатор, ба .лансньш модул тор, фильтр и блок управлени , причем первые два входа вычислительного блока подключены к выходам смесителей, вход синтезатора частот соединен с выходом одного из смесителей, первый выход синтезатора частот подключен к третьему входу вычислительного блока, второй вьЕсод - к первому входу балансного i модул тора, а-третий и четвертый выходы через коммутатор - к второму входу балансного; модул тора, при этом выход (балансного модул тора через фильтр соединен с вторыми входами смесителей, кроме того, вход блока управлени  подключен к выходу вычислительного блока, а выходы соединены с -управл ющими входами коммутатора и вычислительного блока.

Description

Изобретение относитс  к фазоизме рительной технике и может быть использовано дл  измерени  разности фаз сигналовр фазочастотных характеристик и группового времени запаздывани  радиоустройств« Цель изобретени  - повьшение быстродействи  при сохранении высокой точности путем устранени  ампли тудно-фазовой погрешности вследстви п роведени  измерений при двух значе ни х опорной частоты. На чертеже приведена структурна  схема измериуел . Измеритель содержит блок 1 высоких частот, смесители 2 и 3, вычислительный блок 4, синтезатор 5 частот , коммутатор 6, балансный модул  тор 75 фильтр 8 и блок 9 управлени  К входу измерител  подключен блок 1 высоких частот, два выхода которого соединены с входами смесителей 2 и первые два входа вычислительного блока 4 подключены к выходам этих смесителей, вход синтезатора 5 частот соединен с выходом смесител  3, первый выход синтезатора 5 частот подключен к третьему входу вычислительного блока 4, второй - к первому входу балансного моду;л тора 7, а третий и четвертьш через коммутатор 6 - к второму входу балансного модул тора .7,выход которого через фильтр 8 соединен с вторыми входами смесителей 2 и 3, Вход блока 9 управлени  подключен к выходу вычис лительного блока 4, а выходы сое- . динены с управл ющими входами комму татора 6 и вьгчислительного блока 4, Измеритель работает следующим образом. Блок 1 высоки с частот предназначен дл  переноса измерений исследуемого фазового сдвига между входными сигналами в диапазоне рабочих частот на фиксированную частотусо. При измерении фазовых характерис тик исследуемые сигналы поступают на входы блока 1 высоких частотj, содержащего, например, в каждом канале смесители, входы которых соеди нены с входами измерител , и перестраиваемый гетеродин, соединенный с вторыми входами этих смесителей, причем частота гетеродина отличаетс  от частоты исследуемых сигналов на величину со . В результате преобразовани  частот на выходе. блока 1 образуютс  сигналы с часторазность фаз между кототой СО рыми равна исследуемой разности фаз между входными сигналами. При измерении группового времени запаздывани  на входы блока 1 высоких частот поступают, например, амплитудно-модулированные колебани  с подавленной несущей, причем информаци  о задержке огибающей содержитс  в фазовом сдвиге модулирующей частоты О) . В блоке 1 высоких частот, содержащем в каждом канале амплитудные детекторы, соединенные с входами измерител , путем детектировани  выдел ютс  сигналы огибающей частоты ш , разность фаз между которьп ш пропорциональна исследуемому групповому времени запаздывани . Смесители 2 и 3 и балансный модул тор 7 предназначены дл  устранени  амплитудно-фазовой погрещности, возникающей в каналах измерителей при изменении амплитуд входных сигналов. С помощью синтезатора 5 частот и балансного модул тора 7 достигаетс  частота спектра сигнала на вторых входах смесителей 2 и 3, что дополнительно способствует повышению точности измерений, В смесител х 2 и 3 сигнал час- тоты СО с выходов блока 1 высоких частот преобразуетс  в колебани  промежуточной частоты S2 . При этом роль гетеродинного сигнала с частотой со - П. или W + fj выполн ет напр жение на выходе балансного модул тора 7, которое через фильтр 8 поступает на вторые входы смесителей 2 и 3. В синтезаторе 5 частот из напр жени  опорного генератора и напр жени  промежуточной частоты У2 , поступающего на вход синтезатора 5 частот с выхода смесител  3, известными методами делени , умножени  и преобразовани  частот 2 формируютс  сигналы частот СО +51, 9,, -Q. Напр жение с частотой Q 4 SJ, подводитс  к одному входу балансного модул тора 7 непосредственно , а на второй вход его с помощью коммутатора 6 поочередно подключаютс  сигналы с частотой 9,+Й и Q,-Q. В результате преобразовани  частот на выходе балансного модул тора 7 с помощью

3

фильтра 8 выдел ютс  возникающие поочерёдно сигналы разностных частот О - 52 и ы + Si.

Пусть на входы смесителей 2 и 3 с выходов блока 1 высоких частот .поступают сигналы соответственно

U,5;n(co-Ltcf) j

U j5in tot j

где Cp - исследуемый фазовый сдвиг (посто нными фазовыми сдвигами в каналах пренебр гаем, так как они учитываютс  при калибровке измерител ) . В первом положении коммутатора 6

к вторым входам смесителей 2 и 3

поступает сигнал

Uo5,n(.W-n).i4 tp, а во втором положении - сигнал ид5;п(и + ), где Ч,, фазовые сдвиги вносимые узлами 5-8. Тогда на выходах смесителей 2 и 3 в первом положении коммутатора 6 выдел ютс  сигналы промежуточной частоты U,5iStn(abtf-Cf,+ it,); (1) UgjjSin (si-t-Ci, + ), (2) где Л tf, Л(Р2 дополнительные фазовы сдвиги, возникаюпще в первом и втором каналах измерител , есл напр жени  Uj и ig отличаютс  от напр же ний входных сигналов, при которых производи лась калибровка измерител . Во втором положении коммутатора vкaзaнныe сигналы имеют вид U,(n-|;4(-q)4u(,)-- (3) (,1 ,., (4) причем фазовые сдвиги 6t|,, iCJpj пр вод щие к амплитудно-фазовой по824344

грешности U . U q - tpj , остаютс  прежними, т.к. в обоих положени х коммутатора 6 амплитуда входных сигналов остаетс  практически неизменной.

В вычислительном блоке 4 осуществл етс  измерение исследуемого фазового сдвига, обработка и индикаци  результатов измерений. Блок

10 4 содержит, например, последовательно соединенные триггерный фазометр, схему совпадени , реверсивный счетчик импульсов, регистр и цифровой индикатор.

В первом положении коммутатора 6 на входы триггерного фазометра в вычислительном блоке 4, соединенные с выходами смесителей 2 и 3, поступают сигналы (1), (2), в результате чего на выходе этого триггерного фазомет|эа образуютс  импульсы , длительность которых пропорциональна разности фаз этих сигналов С|, лс, Ц) + ьц Во втором положении коммутатора 6 длительность названных импульсов пропорциональна.разности фаз сигналов (3), (4) (tj -qn-bq),-&cfj -q4iq) . На третий вход вычислительного блока 4, соединенный с входом схемы совпадени , поступает сигнал частоты заполнени  (квантующей частоты), сформированный в синтезаторе 5 частот . Второй вход схемы совпадени  в вычислительном блоке 4 соединен с выходом триггерного фазометра, поэтому на ш 1ходе схемы совпадени  поочередно образуетс  последовательность импульсов, число которых пропорционально фазовым сдвигам ср, и г С помощью блока 9 управлени  процесс измерени  осуществл етс  в два такта, С выхода вычислительного блока 4, представл ющего собой вькод измерительного триггера, на вход блска 9 управлени  поступают импульсные сигналы промежуточной частоты SZ , из которых в блоке 9 управлени  формируютс  импульсы, управл ющие работой коммутатора 6 и вычислительного блока 4. В тече

Claims (1)

1. ИЗМЕРИТЕЛЬ ФАЗОВЫХ СДВИГОВ, содержащий на входе блок высоких частот, два выхода которого соединены с входами смесителей, о т л ичающийся тем, что, с целью повышения быстродействия при сохра нении высокой точности путем устранения амплитудно-фазовой погрешности вследствие проведения измерений при двух значениях опорной частоты и обработки результатов измерений, в него введены вычислительный блок, синтезатор частот, коммутатор, ба.лансный· модулятор, фильтр и блок управления, причем первые два входа вычислительного блока подключены к выходам смесителей, вход синтеза тора частот соединен с выходом одно го из смесителей, первый выход синтезатора частот подключен к третьему входу вычислительного блока, второй выход - к первому входу балансного > модулятора, а-третий и четвертый выходы через коммутатор' - к второму входу балансного_; модулятора, при этом выход (балансного модулятора через фильтр соединен с вторыми входами смесителей, кроме того, вход блока управления подключен к выходу вычислительного блока, а г выходы соединены с управляющими входами коммутатора и вычислительного блока.

   I

   J 1182434 2