SU1180951A1 - Device for reception and transmission of signals - Google Patents
Device for reception and transmission of signals Download PDFInfo
- Publication number
- SU1180951A1 SU1180951A1 SU823524721A SU3524721A SU1180951A1 SU 1180951 A1 SU1180951 A1 SU 1180951A1 SU 823524721 A SU823524721 A SU 823524721A SU 3524721 A SU3524721 A SU 3524721A SU 1180951 A1 SU1180951 A1 SU 1180951A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- current
- output
- voltage
- input
- converter
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к вычислительной технике и может быть исполь· зовано для организации смешанной связи передачи информации между блоками и узлами аналого-цифровых управляющих ЦВМ.The invention relates to computing and can be used for the organization of mixed communication of information transfer between blocks and nodes of analog-digital control digital computers.
Цель изобретения - расширение области применения устройства путем ; возможности приема и передачи им аналоговых сигналов.The purpose of the invention is to expand the scope of the device by; the ability to receive and transmit analog signals.
На чертеже представлена функциональная схема устройства.The drawing shows a functional diagram of the device.
Устройство содержит на каждой приемопередающей стороне 1 передатчик 2 и приемник 3. В свою очередь .пере- ,5 датчик 2 содержит согласующий усилитель 4,- первый преобразователь напряжение - ток 5,. делитель 6 напряжения на два, второй преобразователь 7 напряжение - ток и усилитель-ограничитель 8. Приемник 3.содержит источник 9 опорного напряжения, первый токовый ключ 11, вычитатель 12 тока, умножитель 13 тока на два и преобразователь 14 ток - напряжение. Приемник 3 и передатчик 2 имеют выводы 15 и 16, выход передатчика соединен с линией-17 связи.The device contains on each transceiver side 1 a transmitter 2 and a receiver 3. In turn, the transducer 5, the sensor 2 contains a matching amplifier 4, - the first voltage converter is the current 5 ,. divider 6 voltage into two, the second converter 7 voltage - current and the amplifier-limiter 8. Receiver 3. contains the source 9 of the reference voltage, the first current switch 11, the subtractor 12 current 12, the current multiplier 13 into two and the converter 14 current - voltage. Receiver 3 and transmitter 2 have pins 15 and 16, the transmitter output is connected to communication line-17.
Устройство работает следующим об‘ разом.The device works as follows.
10ten
2020
2525
При поступлении сигнала ивх на вывод 15 он преобразуется согласующим усилителем 4 к новому потенциальному виду, согласованному с входными ·. характеристиками блоков передатчика. Затем первый преобразователь 5 потенциальный сигнал С амплитудным значением и преобразует в эквивалентный ему токовый сигнал с амплитудным значением 7 и формирует его на линию 17, а преобразователь 7 преобразует потенциальный сигнал на выходе делителя 6 с амплитудным значением Ц/2 в эквивалентный ему токовый сигнал с амплитудным значением 3/2.When the signal Rin and at terminal 15 is converted matching amplifier 4 to a new potential since agreed with the input ·. characteristics of transmitter units. Then the first converter 5 has a potential signal with an amplitude value and converts it into an equivalent current signal with an amplitude value of 7 and forms it on line 17, and converter 7 converts a potential signal at the output of divider 6 with an amplitude value of C / 2 into an equivalent current signal with an amplitude value 3/2.
Усилитель-ограничитель 8 всегда должен находиться в одном из двух состояний. При наличии входного сигнала на выводе 15 на выходе усилителя-ограничителя 8 присутствуетThe amplifier-limiter 8 must always be in one of two states. If there is an input signal at pin 15 at the output of the amplifier-limiter 8 is present
30thirty
3535
4040
4545
5050
логическая единица, а при отсутствии входного сигнала - логический ноль. Потенциальный уровень логической единицы долЖен выбираться несколько выше потенциального уровня источника 9 опорного напряжения, чтобы исключить возможность одновременной работы ключей,10 и 11, При этом условии ключи 10 /и 11 передающей стороны закрыты,/а на приемной стороне ключ 10 открыт, а ключ 11закрыт. При этом выходной ток передающей стороны поступает через линию 17 и ключ 10; на вход преобразователя 14 приемной стороны и преобразуется в напряжение. В случае одновременной работы обоих приемопередающих сторон их передатчики 2 формируют на противоположные концы линии 17 связи одновременно два токовых сигнала с уровнями 3и 52. Причем, при передаче импульсных сигналов эти уровни должны быть равны, а при передаче аналоговых сигналов эти уровни в общем случае не равны.logical unit, and in the absence of an input signal - a logical zero. The potential level of the logical unit should be chosen slightly higher than the potential level of the source 9 of the reference voltage to exclude the possibility of simultaneous operation of the keys 10 and 11, Under this condition, the keys 10 / and 11 of the transmitting side are closed, / and on the receiving side the key 10 is open and the key is 11 . In this case, the output current of the transmitting side enters through line 17 and the key 10; to the input of the transducer 14 of the receiving side and is converted to voltage. In the case of simultaneous operation of both transceiver sides, their transmitters 2 form, on the opposite ends of the communication line 17, simultaneously two current signals with levels 3 and 5 2 . Moreover, when transmitting pulsed signals, these levels should be equal, and when transmitting analog signals, these levels are generally not equal.
В начальный момент при поступлении в линию 17 суммы токов X, и 32 ключи 10 и 11 обоих сторон закрыты и потенциальный уровень в линии 17 начинает нарастать. При достижении и превышении им значения, равного значению потенциального уровня источника 9, ключи 11 обоих сторон открываются, а ключ 10 остается закрытым. В результате суммарный ток Σ7 =3| +Х2, циркулирующий в линии 17, разделяется на две равные части, каждая из которых поступает через ключи 11 на входы вычитателя 12 обоих сторон, На других входах вычитателя 12 присутствуют выходные токи от преобразователей 7 со значениями и 32/2 соответственно для первой и второй сторон. В результате операции вычитания получаем разностные токи и 32/2 .соответственно для первой и второй сторон. После умножения и последующего преобразования полученных результирующих токовых сигналов на выводах 16 присутствует исходный сигнал соответствующей стороны.At the initial moment, when the sum of currents X reaches the line 17, and 3 2 keys 10 and 11 of both sides are closed and the potential level in line 17 begins to increase. When it reaches and exceeds the value equal to the value of the potential level of source 9, the keys 11 of both sides open, and the key 10 remains closed. As a result, the total current Σ7 = 3 | + X 2 circulating in line 17, is split into two equal parts, each of which is supplied through the switches 11 to the inputs of a subtractor 12 on both sides, on the other subtracter 12 inputs present output currents of the converters 7 with values and 3 2/2, respectively, for the first and second sides. As a result of the subtraction operation we obtain difference currents and 3 2/2 Accordingly the first and second sides. After multiplying and subsequent conversion of the resulting current signal at the terminals 16, the original signal of the corresponding side is present.
11809511180951
; ;
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823524721A SU1180951A1 (en) | 1982-11-17 | 1982-11-17 | Device for reception and transmission of signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823524721A SU1180951A1 (en) | 1982-11-17 | 1982-11-17 | Device for reception and transmission of signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1180951A1 true SU1180951A1 (en) | 1985-09-23 |
Family
ID=21040131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823524721A SU1180951A1 (en) | 1982-11-17 | 1982-11-17 | Device for reception and transmission of signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1180951A1 (en) |
-
1982
- 1982-11-17 SU SU823524721A patent/SU1180951A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0313875A3 (en) | Serializer deserializer circuit | |
US3825831A (en) | Differential pulse code modulation apparatus | |
GB646051A (en) | Improvements in or relating to electric pulse code modulation systems of communication | |
US4001578A (en) | Optical communication system with bipolar input signal | |
DE3064558D1 (en) | Circuit arrangement for transmitting digital signals between transmitter/ receiver devices using different data transmission procedures and different data formats | |
US3544779A (en) | Self-adjusting radix converter | |
US3577139A (en) | Analog-to-digital converter | |
SU1180951A1 (en) | Device for reception and transmission of signals | |
US3151296A (en) | Method and system for transmission of companded pulse code modulated information | |
SE9303338D0 (en) | A signal receiving and a signal transmitting device | |
US3540035A (en) | Digital-to-analog converter employing propagating domains | |
JPS5833726B2 (en) | delta modulation circuit device | |
SU777876A1 (en) | Pulse-code demodulator of radio relay station telephonic channel | |
SU1259968A3 (en) | Digital-to-analog converter | |
JPS5651135A (en) | Antiside tone circuit | |
SU1270872A1 (en) | Switch-type power amplifier | |
SU696614A1 (en) | Correlation detector | |
SU720715A1 (en) | Device for encoding sound signals | |
SU379046A1 (en) | PATENT | |
SU902294A1 (en) | Device for shaping quasiternary sequence | |
SU760439A1 (en) | Voltage-to-pulse duration converter | |
SU1462461A1 (en) | Demodulator/modulator | |
SU1197135A1 (en) | Autocorrelation receiver of signals with double phase-difference-shift modulation | |
SU621082A1 (en) | Amplitude-pulse demodulator | |
RU2047942C1 (en) | Adaptive device for separating nonorthogonal binary phase keyed signals |