SU1176262A1

SU1176262A1 - Digital phasemeter

Info

Publication number: SU1176262A1
Application number: SU843720735A
Authority: SU
Inventors: Владимир Петрович Мокшанцев; Александр Сергеевич Федоров
Original assignee: Предприятие П/Я А-7672
Priority date: 1984-03-30
Filing date: 1984-03-30
Publication date: 1985-08-30

Abstract

ЦИФРОВОЙ ФАЗОМЕТР, содержащий последовательно соединенные триггер и первый логический элемент И, к второму входу которого присоединен генератор квантующих импульсов, блок управлени , коммутатор , реверсивный счетчик импульсов , к входу Сброс которого подсоединен формирователь импульсов сброса, индикатор и второй логический элемент И, отличающийс тем, что, с целью повышени точности измерени , в него введены формирователь эталонного кода, эталонный элемент задержки, два ключа, третий логический элемент И, блок пам ти, два формировател импульсов, причем вход эталонного элемента задержки объединен с входом первого формировател импульсов, и соединен с первой входной клеммой устройства , а выход - с одним из входов первого ключа, второй вход которого соединен с выходом блока управлени . одним из входов коммутатора и первом входом второго элемента И, второй вход которого соединен с выходом формировател эталонного кода, а выходс установочным входом реверсивного счетчика, выход которого через третий элемент И соединен с блоком пам ти , выход которого соединен с входом индикатора, управл ющий вход блока пам ти соединен с вторым выходом формировател импульсов сброса, вход которого соединен с вь1ходом второго формировател импульсов и одним из входр-в триггера, второй вход которого соединен с выходом первого формировател импульсов, синхровходом генератора квантующих импульV ) сов и входами блока управлени ,второй С ;выход которого подсоединен к ревер сивному .счетчику,, а третий выход соединен с вторым входом коммутатора , вторым входом третьего элемента И и одним из входов второго ключа , второй вход которого соединен с второй входной клеммой устройства, а выход подключен к входу второго формировател импульсов и выходу пер:вого ключа, причем выход первого элемента И соединён с третьим и четвертым входами коммутатора, выходы Которого подсоединены к пр мому и обратному входам реверсивного счетчика .A DIGITAL PHASOMET containing a series-connected trigger and the first logic element AND, to the second input of which is connected a quantizing pulse generator, a control unit, a switch, a reversible pulse counter, to the Reset input of which the reset pulse shaper, an indicator and the second logic element AND are connected, that, in order to improve the measurement accuracy, a reference code generator, a reference delay element, two keys, a third logical AND element, a memory block, two formulas were entered into it ers pulses, wherein the reference input of the delay element is combined with the input of the first pulse shaper, and connected to a first input terminal of the device, and an output - to one of the inputs of the first switch, a second input coupled to an output of the control unit. one of the inputs of the switch and the first input of the second element I, the second input of which is connected to the output of the reference code generator, and the output of the installation input of the reversible counter, the output of which through the third element I is connected to the memory unit whose output is connected to the input of the indicator, the control input the memory unit is connected to the second output of the reset pulse generator, the input of which is connected to the second input of the second pulse former and one of the inputs to the trigger, the second input of which is connected to the output of the first one a pulse cell, a synchronous input of a quantizing impulse generator and the inputs of the control unit, the second C, whose output is connected to a reversible counter, and the third output is connected to the second input of the switch, the second input of the third And element and one of the inputs of the second key, the second input which is connected to the second input terminal of the device, and the output is connected to the input of the second pulse shaper and the output of the first key, and the output of the first element I is connected to the third and fourth inputs of the switch, the outputs of which are connected not connected to the forward and reverse inputs of the reversible counter.

Description

,11 Изобретение относитс к радиоизмерительной технике и может быть использовано дл измерени угла сдви га фаз между двум периодическими электрическими сигналами по промежуточной частоте. Цель изобретени - повьтение точности измерени за счет устранени вли ни нарушени фазовой балансировки в измерительных каналах. На фиг.. 1, представлена структурна схема фазометра; на фиг.2 - временные диаграммы напр жений в наиболее характерных точках схемы. Устройство содержит триггер 1, первый логический элемент И 2, генератор 3 квантующих импульсов, блок 4 управлени , коммутатор 5, реверсивный счетчик 6 импульсов, формирователь 7 импульсов сброса, преобразова тель 8 частот опорного и исследуемого сигналов, два формировател 9 и 10 импульсов,фиксирующих нуль-переходы преобразованных опорного и ис следуемого сигналов, формирователь 11 эталонного кода, эталонный элемент 12 задержки, два ключа 13 и 14, второй и третий логические элементы 15 и 16 И, блок 17 пам ти и индикатор 18, причем блок 4 управлени содержит делитель 19 на два частоты следовани выходных импульсов первого формировател 9 импульсов и управл ющий триггер 20. Коммутатор 5 состоит из, двух логических 21 и 22 элементов И, преобразователь 8 частот опорного и иссле дуемого сигналов содержит в себе гетеродин 23 и два смесител 24 и 25 Триггер подсоединен своим выходом к первому входу первого логического элемента 2 И, ко второму входу которого присоединен выход генератора 3 квантующих импульсов, к входу Сброс реверсивного счетчика 6 импул.ьсов подсоединен формирователь 7 импульсов сброса, первьй формирователь 9 импульсов соединен с выходом смесител 24-, вход эталонного элемента 12 задержки объединен с входом первого формировател 9 импульсов и соединен с выходом смесител 24,а выход - с одним из входов первого ключа 13, второй вход которого соединен с выходом блока 4 управлени , одним из входов коммутатора 5 и первым входом второго элемента 15 И,второй vnn которого соединен с выходом 22 формировател 11 эталонного кода. а выход - с установоч.ным входом реверсивного счетчика 6, выход которого через третий элемент 16 И соединен с блоком 17 пам ти, выход которого соединен с входом индикатора 18, управл ющий вход блока 17 пам ти соединен с вторым выходом формировател 7 импульсов сброса, представл ющего собой элемент задержки с отводом , вход формировател 7 импульсов сброса соединен с выходом второго формировател 10 импульсов и одним из входов триггера 1, второй вход которого соединен с выходом первого формировател 9 импульсов, синхронизирующим входомгенератора 3 квантующих импульсов и входами блока 4 управлени , второй выход которого подсоединен к .реверсивному счетчику 6, а именно к его входу Занесение, а третий выход соединен с вторым входом коммутатора 5, вторым входом .третьего элемента 16 И и одним из входов второго ключа 14, второй вход которого подключен к выходу смесител 25, а выход подключен к входу второго формировател 10 импульсов и выходу первого ключа 13, выход первого элемента 2 И соединен с третьим и четвертым входами коммутатора 5, выходы которого подсоединены к пр мому и обратному входам реверсивного счетчика 6. Устройство работает следующим образом . Опорный и мен ющийс по фазе высокочастотные сигналы поступают на входы первого, и второго смесителей 24 и 25 преобразовател 8 частот опорного и исследуемого сигналов и, смешива сь с сигналом гетеродина 23, преобразуютс в снимаемые с выходов смесителей 24 и 25 сигналы посто нной промежуточной частоты (фиг.2 а-б)д Опорный сигнал промежуточной частоты подаетс на вход первого формировател 9 импульсов, где ограничиваетс (фиг.2в) и превращаетс в последоваг тельность коротких импульсов (фиг.2г), фиксирующих переходы синусоиды а через нулевые значени при вхождении ее в положительную область. Аналогично, сигнал промежуточной частоты с мен ющейс во времени фазой с выхода смесител 25 через ключ 14 подаетс на вход второго формировател 10 коротких импульсов,фиксирующих переходы синусоиды б через нулевые значени (фиг.2 д)., 11 The invention relates to a radio metering technique and can be used to measure the phase angle between two periodic electrical signals at an intermediate frequency. The purpose of the invention is to increase the measurement accuracy by eliminating the effect of phase imbalance in the measurement channels. Fig. 1 shows a phase meter structural diagram; Fig. 2 shows time diagrams of stresses at the most characteristic points of the circuit. The device contains a trigger 1, the first logic element And 2, a generator of 3 quantizing pulses, a control unit 4, a switch 5, a reversible counter 6 pulses, a driver 7 reset pulses, a frequency converter 8 of the reference and test signals, two formers 9 and 10 pulses fixing null transitions of the converted reference and studied signals, the reference code generator 11, the reference delay element 12, two keys 13 and 14, the second and third logic elements 15 and 16, the memory block 17 and the indicator 18, and the control unit 4 The divider 19 is fixed on two frequencies of the output pulses of the first driver 9 pulses and the control trigger 20. Switch 5 consists of two logical 21 and 22 AND elements, the converter of 8 frequencies of the reference and studied signals contains a local oscillator 23 and two mixers 24 and 25 The trigger is connected by its output to the first input of the first logic element 2 And, to the second input of which the output of the generator 3 of quantizing pulses is connected, to the Reset input of the reversible counter 6 impulses the driver 7 of the pulses is connected wasp, the first pulse shaper 9 is connected to the output of the mixer 24-, the input of the reference delay element 12 is combined with the input of the first shaper 9 of pulses and connected to the output of the mixer 24, and the output is connected to one of the inputs of the first key 13, the second input of which is connected to the output of the unit 4 controls, one of the inputs of the switch 5 and the first input of the second element 15 And, the second vnn of which is connected to the output 22 of the generator 11 of the reference code. and the output - with the installation input of the reversing counter 6, the output of which is connected via the third element 16 to the memory unit 17, the output of which is connected to the input of the indicator 18, the control input of the memory unit 17 is connected to the second output of the resetting device 7 which is a delay element with a tap, the input of the reset 7 generator of pulses is connected to the output of the second generator of 10 pulses and one of the inputs of the trigger 1, the second input of which is connected to the output of the first generator of 9 pulses, synchronizing input of the generator 3 quantizing pulses and inputs of the control unit 4, the second output of which is connected to a reversible counter 6, namely to its input 14, the second input of which is connected to the output of the mixer 25, and the output connected to the input of the second pulse shaper 10 and the output of the first key 13, the output of the first element 2 And connected to the third and fourth inputs of the switch 5, the outputs of which are connected to forward and reverse the inputs of the reversible counter 6. The device operates as follows. The reference and phase-varying high-frequency signals are fed to the inputs of the first and second mixers 24 and 25 of the frequency converter 8 of the reference and studied signals and, mixed with the signal of the local oscillator 23, are converted into signals of a constant intermediate frequency removed from the outputs of the mixers 24 and 25 2 a-b) d The intermediate frequency reference signal is fed to the input of the first pulse shaper 9 pulses, where it is limited (fig 2b) and turns into a sequence of short pulses (fig 2 g) fixing the sine-wave transitions through zero Achen when entering it in the positive region. Similarly, the intermediate-frequency signal with a time-varying phase from the output of the mixer 25 through the switch 14 is fed to the input of the second driver 10 short pulses, fixing the transitions of the sinusoid b through zero values (Fig. 2 d).

Выходные импульсы первого форми-. ррвател 9 синхронизируют генератор 3 квантующих и)мпульсов (фиг.2 ж) и,. поступа на вход делител 19 частоты, дел тс по частоте следовани на два.The output pulses of the first form. The distributor 9 synchronizes the generator 3 of the quantizing u) pulses (FIG. 2 g) u ,. arriving at the input of the frequency divider 19, are divided by the following frequency by two.

С выхода делител 19 импульсы к (фиг.2) с частотой следовани , вдвое меньшей частоты следовани выходных импульсов первого формировател 9, запускают управл ющий триггер 20, который сбрасываетс выходными импульсами первого формировател 9.From the output of divider 19, the pulses k (Fig. 2) with a follow-up frequency that is half the follow-up frequency of the output pulses of the first driver 9, trigger the control trigger 20, which is reset by the output pulses of the first driver 9.

В результате на первом выходе управл ющего триггера 20 имеет место управл ющее напр жение л (фиг.2), определ ющее своим положительным перепадом интервал впемени, отведенный дл калибровки фазометра.As a result, the first output of the control trigger 20 has a control voltage l (Fig. 2), which determines, by its positive differential, the interval of rotation used to calibrate the phase meter.

Аналогичное управл ющее напр жение м (фиг.2),снимаемое с второго выхода управл ющего триггера 20,определ ет интервал времени,отведенный на измерение угла сдвига фаз между опорным и измер емым сигналами.A similar control voltage, m (Fig. 2), taken from the second output of the control trigger 20, determines the time interval allocated for measuring the phase angle between the reference and measured signals.

В течение калибровочного интервала времени ключ 13 открыт по своему управл ющему входу и опорньй сигнал с выхода смесител 24 через эталонньй элемент 12 задержки и ключ 13 поступает на вход (со сдвигом по фазе tj) второго формировател 10 (фиго2 о),на выходе которого вьфабатываютс импульсы, соответствую- , щие калиброванному сдвигу по фазе, формирующие на выходе триггера 1 временные интервалы п, заполн емые на вьпсоде первого логического элемента 2 И квантующими импульсами (фиг.2 р). Через элемент 21 И коммутатора 5 эти калиброванные импульсныеDuring the calibration time interval, the key 13 is open at its control input and the reference signal from the output of the mixer 24 through the reference delay element 12 and the key 13 enters the input (with a phase shift tj) of the second driver 10 (FIG. 2 o), the output of which is impulses corresponding to a calibrated phase shift, forming time intervals n at the output of trigger 1, filled on the top of the first logic element 2 and quantizing pulses (Fig. 2 p). Through element 21 And switch 5, these calibrated pulses

посылки поступают на вход обратного счета реверсивного счетчика 6 импульсов , на установочный вход которого с формировател 11 эталонного кода чег рез второй логический элемент 15 И в начале калибровочного интервала времени заноситс эталонньй двоичный код н (с приходом выходного импульса делител 19 на вход Занесение реверсивного счетчика 6).The parcels are fed to the counting input of the reversing counter of 6 pulses, to the setup input of which the second logic element 15 is generated from the generator 11 of the reference code. And at the beginning of the calibration time interval, the reference binary code n is entered (with the arrival of the output pulse of the divider 19 to the input) ).

Таким образом, при отсутствии ухода нул все разр ды счетчика 6 будут обнулены к началу измерительного интервала времени.Thus, in the absence of zero care, all bits of counter 6 will be zeroed to the beginning of the measuring time interval.

С началом измерительного интервала первый ключ 13 запираетс по управл ющему входу, а второй ключ 14 открываетс и измер емый сигнал с выхода смесител 25 поступает на вход второго формировател 10 и превращаетс на.его выходе в последовательность коротких импульсов д, управл ющих сбросом триггера 1, на выходе которого формируютс временные интервалы е, отображающие угол сдвига фаз между опорным и измер емым сигналами.With the beginning of the measurement interval, the first key 13 is locked at the control input, and the second key 14 is opened and the measured signal from the output of the mixer 25 enters the input of the second driver 10 and turns on its output into a sequence of short pulses d, controlling the reset of the trigger 1, at the output of which time intervals e are formed, reflecting the phase angle between the reference and measured signals.

На выходе первого логического элемента 2 И вырабатываютс квантовые посылки з, поступающие через логический элемеит 22 И и коммутатор 5 на вход пр мого счета реверсивного счетчика 6. В конце каждой квантовой посылки выходной импульс формировател 7 импульсов сброса заносит выходной двоичный код реверсивного счетчика 6 через открытьй третий логический элемент 16 И в блок 17 пам ти, после чего импульс с другого выхода формировател 7 импульсов сброса (фиг.2 и) производит сброс реверсивного счетчика 6. Выходной код блока 17 пам ти поступает на вход индикатопа 18.At the output of the first logic element 2, quantum parcels 3 are generated, coming through logical element 22 and switch 5 to the input of the direct account of the reversible counter 6. At the end of each quantum parcel, the output pulse of the reset pulse shaper 7 returns the output binary code of the reverse counter 6 through the open the third logic element 16 And in the memory block 17, after which the pulse from the other output of the driver 7 of the reset pulses (FIG. 2 and) resets the reversible counter 6. The output code of the memory block 17 goes to progress indicator 18.

Claims

'' A DIGITAL PHASOMETER containing a trigger connected in series and a first logical element AND, to the second input of which a quantizing pulse generator, a control unit, a switch, a reversible pulse counter are connected, to the reset input of which a reset pulse generator, an indicator and a second logical element And are connected, characterized in that, in order to increase the accuracy of measurement, the shaper of the reference code, the reference delay element, two keys, the third logical element And, the memory unit, two shapers are introduced into it pulses, the input of the reference delay element being combined with the input of the first pulse shaper, and connected to the first input terminal of the device, and the output to one of the inputs of the first key, the second input of which is connected to the output of the control unit, one of the inputs of the switch and the first input of the second element And, the second input of which is connected to the output of the shaper of the reference code, and the output is the installation input of the reverse counter, the output of which is connected through the third AND element to the memory unit, the output of which is connected to the indicator input torus, the control input of the memory block is connected to the second output of the reset pulse shaper, the input of which is connected to the output of the second pulse shaper and one of the trigger inputs, the second input of which is connected to the output of the first pulse shaper, the clock input of the quantizing pulse generator and the inputs of the control unit, second; output which is connected to a reversible counter, and the third output is connected to the second input of the switch, the second input of the third AND element and one of the inputs of the second key, the second input of which is connected ene with a second device input terminal, and an output connected to the input of the second pulse shaper output and feather key, wherein the output of the first AND element is connected to the third and fourth switch inputs, whose outputs are connected to inputs of the forward and reverse down counter.

SU „„ 1176262